高性能半導体の実現に不可欠となった先進パッケージング技術

ECTC 2024(The 2024 IEEE 74th Electronic Components and Technology Conference)のロゴマーク

　半導体(および電子部品)のパッケージング技術と半導体パッケージをプリント基板に接続する技術(実装技術、あるいはボードアセンブリ技術)の研究開発成果を発表する世界最大の国際学会「The 2024 IEEE 74th Electronic Components and Technology Conference」(略称は「ECTC 2024」)が2024年5月28日に米国コロラド州デンバーのガイロードロッキーズリゾートアンドコンベンションセンター(Gaylord Rockies Resort & Convention Center)で始まった。

　ECTCは、半導体パッケージング技術と実装技術の研究開発コミュニティでは、最も良く知られた国際学会である。特に最近の10年は研究活動の活発化を反映し、規模が拡大しつつある。ここ5年の開催規模は発表件数が370件強、参加登録者数は1,500名前後に上る。

　ECTCの会期は4日間。始めの1日間はプレイベント。2日目～4日目がメインイベント(技術講演会およびポスター発表)とサブイベントというスケジュールとなっている。今年(2024年)のECTCすなわち「ECTC 2024」は、5月28日の初日がプレイベント、5月29日～31日がメインイベント(技術講演会)である。

「ECTC(イーシーティーシー)」の概要。半導体(および電子部品)のパッケージング技術と半導体パッケージをプリント基板に接続する技術(実装技術)に関する世界最大の国際学会である。最近は、毎年5月下旬～6月上旬に米国で開催されている。発表件数は370件強、参加登録者数は1,500名前後

ECTC の開催概要。公式Webサイト(https://ectc.net/)からまとめたもの

メインイベント前日には技術講座やワークショップ、パネル討論などを用意

　国際学会の技術講演会前日に実施するサブイベントと言えば、「技術講座(チュートリアル)」だろう。国際学会の収支健全化に寄与する重要な収入源でもある。ECTCでも、「プロフェッショナル開発コース(PDC)」と呼ぶ技術講座を予定する。

　ECTCではさらに、「スペシャルセッション」と呼ぶ、話題のテーマに関するワークショップや討論会などのサブイベント群を28日に設けている。

ECTC 2024(前半)のスケジュール(5月28日～29日、米国山岳部夏時間)。28日はプレイベントとして技術講座(プロフェッショナル開発コース)のほか、スペシャルセッション(ワークショップや討論会など)を実施する。29日はメインイベント(技術講演会)の初日である。基調講演、技術発表(講演とポスター)、展示会、レセプションを予定する。本スケジュールは公式Webサイトの公表情報を筆者がまとめたもの

ECTC 2024(後半)のスケジュール(5月30日～31日、米国山岳部夏時間)。30日は技術講演会の中日である。技術発表、展示会、公式レセプションを実施する。31日は技術講演会の最終日となる。技術発表を予定する。本スケジュールは公式Webサイトの公表情報を筆者がまとめたもの

28日はプレイベントの技術講座とスペシャルセッションを開催

　28日の「プロフェッショナル開発コース」では、午前と午後にそれぞれ8つの講座を用意した。8つの講座は並行して実施するので、午前と午後にそれぞれ1本の講座しか選べない。悩ましいところだ。

プロフェッショナル開発コース(PDC)の講演題目(28日午前)。公式Webサイトから筆者がまとめた

プロフェッショナル開発コース(PDC)の講演題目(28日午後)。公式Webサイトから筆者がまとめた

　少し変わっているのが「スペシャルセッション」だ。28日のワークショップやパネル討論会などのほか、29日～31日の最初に実施する全体イベント(「メインステージモーニングセッション」と呼んでいる)と29日夜のパネル討論もスペシャルセッションに含まれる。

スペシャルセッションの題目と日程。公式Webサイトに掲載されたもの

技術講演会の3日間はすべて全体セッションから始まる

　5月29日～31日の技術講演会は、全体セッション(プレナリーセッション)である「メインステージモーニングセッション」(午前8時～9時15分)から1日が始まる。29日は基調講演、30日は4社のベンチャー企業によるプレゼンテーションと投資家による評価(パネル討論)、31日は人材育成に関するパネル討論会を予定する。

プレナリーセッション(メインステージモーニングセッション)のイベント予定。公式Webサイトから筆者がまとめたもの

ウェアラブル向けのマルチチップ内蔵用FO-PLP技術

　ここからは、技術講演会の注目発表を紹介していこう。発表テーマは便宜上、「FO-WLP/PLP(Fan-Out Wafer Level Package/Panel Level Package)」、「2.5Dのパッケージ技術(CoWoSなど)」、「チップレット技術」、「ガラス基板」、「ハイブリッド接合」に分けた。あらかじめご了承されたい。

　「FO-WLP/PLP」技術では、Samsung Electronics(以降はSamsungと表記)がウェアラブル機器向けにマルチチップ搭載を前提とする先進FO-PLP技術を発表する(発表番号1.1)。nepes Corp.とDECA Technologiesは、600mm角パネルのFO-PLPによってリードフレームのないQFNパッケージを構築する技術を共同開発した(同1.4)。SK hynixは、モバイル機器向けの外形寸法と性能を両立させる垂直FO(Fan-Out)パッケージを発表する(同1.7)。

　このほかIntelが、パネルレベルの異種集積化に向けた次世代の化学的機械的平坦化(CMP)技術を開発した(発表番号13.1)。

「FO-WLP/PLP」技術の注目発表

RDLを中間基板とする次世代の高密度パッケージ「CoWoS-R」

　「2.5Dのパッケージ技術(CoWoSなど)」では、TSMCがRDL(再配線層)を中間基板とする次世代の高接続密度大型パッケージ「CoWoS-R」を発表する(発表番号7.1)。キヤノンは、大型Siインターポーザに向けた次世代の高密度RDLを露光技術(MMO:ミックスアンドマッチオーバーレイ)から検討した結果を述べる(同7.7)。

「2.5Dのパッケージ技術(CoWoSなど)」に関する注目発表

　「チップレット技術」では、IntelとSynopsysがチップレットの共通規格「UCIe」に準拠した異なるベンダーのチップレットで相互接続を共同で確認してみせた(発表番号7.2)。開発コード名「Pike Creak」に相当する成果だとみられる。IBM Researchは、複数のチップレット間をシリコンブリッジで接続する技術で、接続用はんだバンプのピッチを30μmと短くしてみせた(同7.3)。

「チップレット技術」の注目発表

　「ガラス基板」技術では、大日本印刷が同社が開発したガラスコア基板の応力解析、信号伝送特性、信頼性などを評価した結果を報告する(発表番号13.6)。Yield Engineering SystemsとAbsolicsは、高密度の3次元先進パッケージに向けた高アスペクト比のガラス貫通ビア(TGV)エッチング技術を開発した(同13.7)。

「ガラス基板」技術の注目発表

接続ピッチをサブミクロンに微細化したハイブリッド接合

　「ハイブリッド接合」技術では、接続ピッチを1μm以下に狭くした技術の発表が相次ぐ。TSMCは、熱処理温度を280℃以下に低減するなどの工夫によって0.2μmと狭い接続ピッチを実現するハイブリッド接合技術を発表する(発表番号19.1)。

　Intelは、0.64μm～0.36μmと狭い接続ピッチのハイブリッド接合プロセスを開発した(同19.4)。AMDは、HPCおよびAIアクセラレータ向けに異種ダイの集積を可能にする3.5次元の先進パッケージング技術を報告する(同19.6)。Institute of Microelectronics A*STARは、接続ピッチを0.5μm以下に微細化したウェハ間Cu層/絶縁層接続のハイブリッド接合技術を開発した(同19.7)。

「ハイブリッド接合」技術に関する注目発表

　このほかにも興味深い発表が少なくない。詳細は現地取材によるレポートでお届けする予定である。ご期待されたい。