3次元クロスポイント構造で128Gbitの大容量不揮発性メモリをSK Hynixが開発

3次元クロスポイント技術によって試作した128Gbitの高速大容量不揮発性メモリのシリコンダイ写真。IEDMの実行委員会が報道機関向けに提供した資料から

　SK Hynixは、3次元のクロスポイント構造を採用することよって128Gbitと大きな記憶容量を実現した不揮発性メモリを開発し、その技術概要を国際学会IEDM(米国カリフォルニア州サンフランシスコで開催)で12月5日(現地時間)に公表した(講演番号および論文番号は37.1)。

　クロスポイント構造とは、ワード線とビット線が交差した微小な領域にメモリセル全体が収める構造のことである。記憶素子とセレクタ(2端子のセル選択素子)を交差領域(クロスポイント)に積層することで、1個のメモリセルを構成する。3D NANDフラッシュ技術を除けば、もっとも高い密度でメモリセルアレイを実装できる。

　クロスポイント構造にはもう1つの特長がある。メモリセルアレイを積層することで記憶容量を増やせるのだ。いわゆる、3次元構造を作りやすい。たとえば2層の3次元クロスポイント構造にすれば記憶容量は2倍、4層にすれば記憶容量は4倍となる。理論的には、記憶容量でDRAMをはるかに超える不揮発性メモリを作れる。

　3次元クロスポイント構造の大容量不揮発性メモリを世界でもっとも早く実用化したのは、IntelとMicron Technology(以降はMicronと表記)の共同開発グループである。3年ほど前の2015年7月に両社は、シリコンダイ当たりで128Gbitと大容量の高速不揮発性メモリを開発したと発表した(Intel-Micron連合が発表した“革新的な”不揮発性メモリ技術の中身参照)。これが「3D XPointメモリ」の名称で知られる、高速大容量不揮発性メモリである。

　残念ながら現在にいたるまで、IntelとMicronは「3D XPointメモリ」の製品仕様や技術内容などを一切、公表していない。公式に明らかにされているのは、2層の3次元クロスポイント構造であること、メモリセルは記憶素子とセレクタで構成されていること、20nm世代のCMOS技術を製造に使っていることくらい。データ読み書きの動作速度、消費電力、書き換えサイクル寿命、データ保持期間、シリコンダイ面積、メモリセル面積、記憶素子の原理と材料、セレクタの原理と材料、などは未だに隠されたままだ。

　なお一部の情報は半導体シリコンダイを原子レベルで分析する調査会社TechInsightsによって2017年8月に公表された(ついに明らかになった3D XPointメモリの正体。外部企業がダイ内部を原子レベルで解析参照)。記憶素子の原理は相変化メモリ(PCM)、セレクタの原理はオボニック・スレッショルド・スイッチ(OTS)であること、などだ。

　またさらに残念なことに、「3D XPointメモリ」は単体では市販されていない。HDDバッファやSSDなどのモジュール製品としてIntelが販売しているだけだ。

記憶容量と記憶原理は「3D XPointメモリ」と類似

　SK Hynixが国際学会IEDMで発表したメモリの記憶容量は128Gbitで、2層の3次元クロスポイント構造で実現した。記憶容量が128Gbitであることと、2層の3次元クロスポイントである点は、「3D XPointメモリ」とまったく同じである。

　記憶原理は相変化メモリ(PCM : Phase Change Memory)の改良型で、SK-Hynixは改良型の材料を「N-PCM(New Phase Change Material)」と呼んでいた。セレクタはカルコゲナイド材料のスイッチで、「NCS(New Chalcogenide Selector)」と呼んでいる。セレクタは従来から良く知られているOTSではなく、その改良版とみられる。記憶素子がPCM、セレクタがカルコゲナイド材料という組み合わせも、「3D XPointメモリ」と似ている。

　製造技術は2Znm世代のCMOS技術である。シリコンダイ面積とメモリセル面積は公表していない。製造工程は、シリコン基板にCMOSの周辺回路を作り込んでからその上に銅金属の多層配線を形成し、さらにその上にクロスポイント構造のメモリセルアレイを作り込む、という順番である。

シリコンダイの断面を電子顕微鏡で観察した画像。IEDMの実行委員会が報道機関向けに提供した資料から

クロスポイント構造メモリセルの製造工程。はじめにワード線層、ボトム電極層、メモリ層、中間電極層、セレクタ層、トップ電極層などの薄膜を成膜する(a)。次に、ワード線に沿って自己整合的にパターンを加工する(b)。そして層間絶縁膜を埋め込んで平坦化し、ビット線層を堆積する(c)。最後にビット線に沿って自己整合的にパターンを加工する(d)。IEDMの実行委員会が報道機関向けに提供した資料から

16Mbitのメモリユニットでさまざまな特性を評価

　試作した128Gbitのシリコンダイのメモリセルアレイは16バンク構成で、1個のバンクは512個のメモリユニット(「MAT」とSK Hynixは呼んでいる)で構成される。1個のMATの記憶容量は16Mbitである。この16MbitのMATに対してデータ読み書き動作特性や書き換えサイクル特性、データ保持特性などを評価した。1個のメモリセルによるトップデータではなく、16Mbitという統計的かつ実用的に意味のある容量に対して試験を実施した結果であることを、強調していた。

　データ読み書きの動作特性は、読み出し遅延時間が100ns、リセット動作の書き込み遅延時間が30ns、セット動作の書き込み遅延時間が300nsである。なおリセット動作とは、相変化メモリが結晶状態(低抵抗状態)からアモルファス状態(高抵抗状態)へと移行する動作、セット動作とは逆にアモルファス状態から結晶状態へと移行する動作を意味する。いずれの遅延時間も、NANDフラッシュメモリに比べると大幅に短い。つまり、動作が速い。

試作したシリコンダイの概要と性能(製品仕様ではない)。SK HynixがIEDMで発表した論文から

10万回の書き換えサイクルを繰り返しても劣化がないことを確認

　リセット動作とセット動作を繰り返す、書き換えサイクルに関しては10万回の書き換えを繰り返してもしきい電圧と読み出しマージンの両方に変化がほとんどないことを確認した。10万回を超えるとしきい電圧が少しずつ上昇する。しきい電圧の上昇が読み出しマージンに与える影響はほとんどない。1,000万回の書き換えを繰り返しても、読み出しマージンはあまり変わっていない。このことは書き込みの多いストレージへ応用を想定したときに、強い期待が持てる特性だと言えよう。

書き換えサイクルを繰り返したときのしきい電圧の変化(横軸がサイクル回数、縦軸がしきい電圧)。10万回(10の5乗回)までは変化がほとんどない。以降はしきい電圧が上昇するものの、1,000万回(10の7乗回)でも読み出しマージンがほとんど減少していない。SK HynixがIEDMで発表した論文から

　データ保持特性については、リセット動作後についてだけデータを公表していた。85℃の温度条件で1万時間(約1.14年)を超えるデータ保持期間を確保できている。セット動作に関するデータの提示がなかったのは、少し残念だ。

データ保持特性の試験結果(リセット動作後のデータ保持のみ)。SK HynixがIEDMで発表した論文から

抵抗変化メモリを選択しなかった理由

　なお講演では冒頭に、クロスポイント構造の記憶素子に抵抗変化メモリ(ReRAM)ではなく、相変化メモリ(PCM)を選択した理由を説明していた。ReRAMの問題点は大きく2つあるという。1つはオン/オフ比が小さいために読み出しマージンがせまいこと。もう1つはランダムテレグラフ雑音が大きいことだ。ReRAMの材料は、酸化ハフニウム系薄膜である。

　SK Hynixは昨年(2017年)のIEDMで、ReRAMによる単層クロスポイント構造の16Kbitメモリセルアレイを試作した結果を発表している(12月開催のIEDM 2017で披露される次世代の半導体製造技術とメモリ技術)。それだけに、上記のコメントには重みが感じられる。

　そして今回の論文中でSK Hynixは、開発した128Gbitメモリについて「商品化の準備が整いつつある(nearly ready commercialization)」と述べていた。同社が半導体メモリ製品として128Gbit高速大容量不揮発性メモリの販売を近い将来にはじめることを、おおいに期待したい。