産総研、3Dトランジスタの低周波ノイズを約20%に削減

FinFETのゲート電極に非晶質金属のTaSiNを用いる技術

　独立行政法人産業技術総合研究所(産総研)シリコンナノデバイスグループの松川貴上級主任研究員、昌原明植研究グループ長らは15日、FinFET(立体型トランジスタ)の低周波ノイズを大幅に削減する技術を発表した。米国で現地時間の15日より開催されるIEDM 2014で詳細が発表される。

　トランジスタでは、トランジスタチャネル表面での電流の揺らぎにより、フリッカーノイズと呼ばれる、主に低周波領域でアナログ集積回路に影響を与えるノイズが発生する。このノイズは面積に反比例して増加するため、アナログ集積回路ではノイズの影響を受けないようより大きなトランジスタを使用する必要があった。

　産総研では、2012年にFinFETのゲート電極に非晶質金属の窒化タンタルシリコン(TaSiN)を用いることで特性のばらつきを抑える技術を発表している。この技術は、ゲート電極に従来から利用されている、多晶質金属である窒化チタン(TiN)に替えて、原子配列が規則性を持たず均質な状態を得られる非晶質金属である窒化タンタルシリコンを用いて特性のばらつきを改善したもの。

　このトランジスタでドレイン電流を測定したところ、非晶質金属ゲートを持つFinFETのノイズは、多晶質金属ゲートを持つFinFETに対して抑制されることが分かった。また、フリッカーノイズはノイズ成分の大きさが周波数に反比例するf分の1(1/f)という性質を持ち、多晶質金属ゲートで1/fの特性を示したが、非晶質金属ゲートを用いたFinFETでは低周波のフリッカーノイズも劇的に抑制される結果となっている。

多晶質金属ゲートと非晶質金属ゲートのノイズレベル

ノイズの周波数分布。非晶質金属ゲートは低周波ノイズが大幅に抑制されている

　さらに、2次元構造のバルクプレーナ型やSOIプレーナ型とも、同じトランジスタサイズへ換算して比較を行なったところ、非晶質金属ゲートのFinFETはこれらのトランジスタ構造に対して約5分の1(0.21倍)のノイズレベルとなった。フリッカーノイズは面積に反比例して増加するため、アナログ集積回路に用いるチップ面積を5分の1にしてもノイズの増加を抑えることができ、また、ゲート長を半分にできることに相当するため、より高速動作が可能なトランジスタをアナログ回路で利用できることになる。

従来のバルクプレーナ型とSOIプレーナ型に対し、ノイズを約5分の1に抑制

　これらの成果で、アナログ回路に用いるチップのコスト削減や高性能化が可能になり、スマートフォンやタブレットといった無線端末の低価格化や、次世代高速無線通信の普及促進への波及が期待できるとしている。