産総研、3Dトランジスタの低周波ノイズを約20%に削減
(1/3)
この写真の記事へ
次の画像
多晶質金属ゲートと非晶質金属ゲートのノイズレベル
この写真の記事へ
次の画像
関連記事
産総研、14nm FinFETに適用できる低抵抗のソース-ドレイン形成を開発
2013年12月9日