ニュース
4年間で12.7兆円をつぎ込んだIntel Foundryの次なるステップ
2025年4月30日 09:50
Intelは、同社の受託製造部門となる「Intel Foundry」の年次イベント「Intel Foundry Direct Connect」を、4月29日(現地時間)にアメリカ合衆国カリフォルニア州サンノゼ市にあるサンノゼコンベンションセンターにおいて開催した。
イベントは、Intel Foundryが提供する半導体受託生産サービスを既に利用している、あるいは将来利用する計画がある顧客企業が対象で、前工程(ウェハ生産工程)と後工程(パッケージ封入工程)、それに関するロードマップのアップデートなどが行なわれた。
業界各社との協業を可視化
4月29日の午前中に行なわれた基調講演に登壇した、Intel CEO リップ・ブー・タン氏は「私がIntelのCEOに就任してから5週間が経過した。その後多くの人が、今後もIntelはファウンドリを継続するのかと質問を投げかけてきた。私の答えは“イエス”だ。今日はそうしたIntelの戦略に関して説明していきたい」と述べた。
昨年(2024年)のパット・ゲルシンガー前CEOの辞任以降、Intelはファウンドリビジネスを継続しないのではないか、TSMCに売ってしまうのではないかなどの臆測を呼ぶことになったが、そうした臆測に明確にノーを突きつけた格好だ。
基調講演では、これまでの4年間(2021年～2024年)に、IntelがIntel Foundryに対して投資してきた総額は約900億ドル(1ドル=142円換算で、日本円で約12兆7,800億円)だと明らかにした。この数字がどれくらいか想像つかないかもしれないが、2025年度(令和7年度)の日本の国家予算(一般会計)が約116兆円なので、ざっくり言うと日本の国家予算の10分の1という巨額の投資だということができる。
Intelにとってはそうした巨額の投資をしたからには、何らかの形でそれをきちんと回収する必要があり、Intel Foundryのビジネスを成功させること(ほかの半導体メーカーに選ばれること)が重要になってくることは言うまでもない。
タン氏は「ファウンドリビジネスを成功させる上で重要な柱は4つある。それが知的所有権(IP)、デジタルを活用したデザインフロー、高い生産性を実現するデザイン、高い歩留まりを実現するデザインの4つだ」と述べ、それぞれの分野でパートナーとなる半導体デザインのノウハウなどを提供する4社をゲストとして呼んだ。
具体的にはSynopsys 社長 兼 CEO サッシン・ガジー氏、Cadence 社長 兼 CEO アニルドゥ・デヴァン氏、Simens EDA CEO マイク・エルロー氏、PDF Solutions CEO ジョン・キバリアン氏の4名で、いずれも受託製造を活用する半導体メーカーが活用するEDAツールなどを提供するベンダーとなる。そうしたEDAベンダーとの関係が良好であることを示す狙いがあると考えることができるだろう。
タンCEOは「最先端のプロセスノードと最先端の先進パッケージング技術の両方を持っているのはIntel Foundryだけだ。今後も顧客のニーズを聞き取り、顧客が求めるテクノロジーを提供していく」と述べ、今回のイベントなどを通じて、Intel Foundryの顧客企業からニーズを汲みとって、さらに先端のテクノロジーを開発して、積極的に提供していくことで、ほかのファウンドリとの差別化を図っていくと強調した。
Intel 18Aで製造されるPanther Lakeは年内投入開始
次いでステージに登壇したIntel 上席副社長 兼 Intel Foundry テクノロジー・製造部門 CTO/COO ナガ・チャンドラシーカラン氏は、より詳細な同社のプロセスノードや先進パッケージング技術に関して現状やロードマップに関する説明を行なった。
この中でチャンドラシーカラン氏は、900億ドルの同社のIntel Foundryへの投資のうち、180億ドルはプロセスノードや先進パッケージング技術などの開発費やされたと説明し、この4年間で着実に技術の開発が進んだと説明している。Intelは、4Y5N(4Year、5Node、4年間で5つのノード開発)という4年間で5世代のプロセスノードを開発するという戦略を推し進めており、今年生産に入るIntel 18Aはその最後のピースとなるノードで、Intel Foundryが本格的に受託生産ビジネスを展開する上で重要なプロセスノードとされている。
Intel 18Aでは2つの新しい技術が導入される。1つは4D形状のゲートになるRibbonFET(いわゆるGAA)で、もう1つがPowerViaの名称で知られる裏面電力供給。いずれも最先端の技術となり、性能や消費電力などの点で競合他社のプロセスノードに比べて高い競争力を持つことが期待されている。
なお、Intel 18Aは、Intel自身の製品で次世代のCore Ultraになる予定のPanther Lakeに利用される計画。タンCEOは「Panther Lakeは今年(2025年)中にいくつかのSKUが投入され、残りは来年(2026年)に投入される計画だ」と、先日の四半期決算で明らかにされたスケジュールを今回も繰り返して説明した。
リスク生産段階で目標性能の90～95%を実現しているIntel 18A
Intel 18Aに関して、チャンドラシーカラン氏は「既にリスク生産を開始しており、今年の後半に顧客が大量生産を開始する」と述べ、Intel 18Aの立ち上げが順調に進んでいることをアピールした。目標にしている性能の90～95%を実現しており、今年の後半には目標に達する見通しだという。
さらに「Intel 18Aは、Intel 3と比較して15%の電力効率改善を実現し、チップの密度は1.3倍になる。今後展開する予定のIntel 18Aの高性能版Intel 18A-Pではそこからさらに8%の電力効率改善が実現される」と述べ、2026年第4四半期に大量生産を目指しているIntel 18A-Pでは、さらなる電力効率の改善が期待できると説明した。今回Intel 18A-Pのテスト生産が開始されたことを明らかにしており、2つの製品のサンプル生産が始まっているという。
また、チャンドラシーカラン氏はこうした新しいプロセスノードを生産できる工場の整備に多大な投資を行なってきたことを強調し、今後業界の需要を満たすことができるようなキャパシティをIntel Foundryは既に実現していると強調した。
第2世代のRibbonFET/PowerViaとなるIntel 14A、High NA EUVを使わない選択肢も用意
さらに、同社のプロセスノードおよび先進パッケージ技術のロードマップを更新した。今回追加されたのは、Intel 18Aのバリエーションになる「Intel 18A-PT」、Intel 14Aのバリエーションとなる「Intel 14A-E」の2つだ。
Intel 18A-PTは、Intel 18A-PにTSV(貫通ヴィア)の機能を追加したもので、ほかのダイとより広帯域で通信することができるようになるため、AI用のチップをチップレットで構築する時に最適なプロセスノードになると説明されている。同じTSVの仕組みを採用しているIntel 3-Tと比較してチップ密度が20～25%改善し、電力も25～35%削減され、さらにダイ間の帯域幅の密度が9倍になると説明されている。
2027年にリスク生産が予定されているIntel 14Aでは、第2世代のRibbonFET(RibbonFET2)、第2世代のPowerViaが実装され、Intel製品としては初めてHigh NA EUVに対応。Intel 18Aと比較して電力効率は15～20%向上し、チップ密度は1.3倍になるという。チャンドラシーカラン氏は、このIntel 14AのHigh NA EUVがオプションであることを明らかにし、顧客がHigh NA EUVを選択しない場合には、Intel 3/4で使われたLow NA EUVを利用して設計して、生産することが可能だと説明した。
そのIntel 14AのバリエーションとしてIntel 14A-Eが用意され、RibbonFETにIntelが「Turbo Cell」と呼んでいる新しいセル形状が導入され、より高いクロック周波数などを実現することが可能になると説明された。
パッケージ技術に関しては、Intelが既に提供しているEMIBの拡張版となるEMIB 3.5D、Foverosの拡張版となるFoveros-R、Foveros-B、Foveros Direct 3Dなどの新技術を今後追加していくことを説明した。