ニュース

Intel、1ソケットで288コアを実現したSierra Forestや第5世代Xeon SPを公開

2つのダイを1パッケージに実装すること1ソケットで288コアを実現するSierra Forestを公開するIntel CEO パット・ゲルシンガー氏

 Intelは、9月19日(現地時間)よりアメリカ合衆国 カリフォルニア州 サンノゼ市にあるサンノゼ・コンベンションセンターで年次イベント「Intel Innovation 2023」を開催している。

 午前中には、同社 CEO パット・ゲルシンガー氏による基調講演が行なわれ、各種製品やロードマップなどが明らかにされ、この中でデータセンター向けCPUに関するいくつかの発表を行なった。

第5世代Xeon SPは、第4世代Xeon SPと同じソケット・パッケージで、ダイの構造が異なっておりCPUコア数が増える

第5世代Xeon SP、2つのダイが1パッケージに統合されていることが分かる。第4世代Xeon SPでは4つのダイが1パッケージに統合されていた

 今回、年内に発表すると明らかにしてきた開発コードネーム「Emerald Rapids」の正式発表を12月14日に行なうと明らかにした。ブランド名は既報の通り第5世代インテルXeonスケーラブル・プロセッサ(Xeon SP)となる。

 前世代となる第4世代Xeon SPは今年1月に正式発表されて出荷されたばかりなので、11カ月ほどで次の製品というと間隔が短いように感じるかもしれないが、これはもともと2022年に発表されるはずだった第4世代Xeonが2023年にずれ込んだためで、第5世代Xeon SPはその意味では特に大きなスケジュールの変更もなくリリースされることになる。

 第5世代Xeon SPは、第4世代Xeon SPと同じIntel 7(従来10nm Enhanced SuperFinと呼ばれていた10nmの改良第2世代)で製造され、CPUソケットも第4世代Xeon SPと共通。

 しかし、今回Intelがゲルシンガー氏の基調講演で公開した第5世代Xeon SPのパッケージ内部を見ると、第4世代Xeon SPとはチップの構造が違うことに気がつかされる。

 具体的には、第4世代Xeon SPは4つのタイルがEMIBで1つのパッケージに統合される形になっていた(あるいは下位SKUは1チップのみの構成)が、第5世代Xeon SPでは2つのタイルがパッケージ上に統合されている。

 パッケージのサイズは同じなので、従来の第4世代Xeon SPと比較すると1つのダイがだいたい倍の大きさであることに気がつくだろう。つまり、チップのダイサイズを大きくして、チップ数を2つにした製品が第5世代Xeon SPだということだ。

 おそらくだが、第4世代Xeon SPでは1チップとして提供されていたダイを2つ搭載したバージョンが、第5世代Xeon SPなのではないだろうか、ここは正式発表がないのでまだ推測に過ぎないが……。

展示会場に掲示されていた第5世代Xeon SPの機能を説明するスライド

 IntelがInnovationの展示会場などで公開していた資料によれば、第5世代Xeon SPは、L3キャッシュが増え、1つのパッケージあたりのコア数が増え、さらにメモリの周波数があがることなどが特徴だという。

 現時点ではコア数などは発表されていないが、筆者の予想通り第4世代Xeon SPではシングルダイだったものが、2つ利用さているという想像が当たっているなら、第4世代Xeon SPのシングルダイは32コア構成だったので、64コアを1パッケージで実現するという計算になる(繰り返しになるが現時点では正式な発表はない)。

 また、大きな強化点として、CXL Type3に対応していることが挙げられる。これにより、PCI Expressバス上でデータの整合性を維持することが可能になり、CXLのメモリをメインメモリとして利用することが可能になる。

 いずれにせよ、具体的なスペックは12月14日の正式発表の際に明らかになるだろう。OEMメーカーにとっては第4世代Xeon SPとソケット互換であるので、BIOSアップデートだけで対応することができる。

 そのため、第4世代Xeon SPのラインナップの強化として第5世代Xeon SPを位置づけることが可能だし、顧客にしてみれば、今買うなら第4世代Xeon SPを買えばいいし、12月14日以降に購入する場合には第5世代Xeon SPに切り替えて購入すれば良いということになる。

1ソケットで288コアと高密度を実現するSierra Forest

Intelのデータセンター向けCPUロードマップ

 ゲルシンガー氏は、来年(2024年)に投入を計画している、“Eコアだけ”のXeon製品となる「Sierra Forest」と、“Pコアだけ”から構成され第5世代Xeon SPの直接の後継となる「Granite Rapids」の2つについても言及した。

 特にSierra ForestはIntelにとっての戦略製品、つまり市場の幅を広げる製品になる。

 現在データセンターの消費電力が上がる一方で、CSP(クラウドサービスプロバイダー)やエンタープライズにとって、電力効率が高い製品が好まれるトレンドが出てきている。特に昨年(2022年)のロシアのウクライナ侵攻により発生したエネルギー危機で、欧州などではその傾向が強い。このため、AWSが提供しているGravitonシリーズのようなArmアーキテクチャを採用した電力効率が高いCPUデザインを採用したCPUに注目が集まっている。

Sierra Forestは1ソケットで288コアを実現

 そうした市場トレンドに対する答えが、Intelが投入するSierra Forestだ。Sierra Forestは、クライアントPC向けCPUに採用されているハイブリッドアーキテクチャの2つの種類のCPUコアのうち、Eコアだけからで構成されている製品になる。

 現時点ではSierra Forestで採用されているCPUコアが、第12世代/第13世代CoreのGracemontなのか、第14世代Coreに採用されたCrestmontなのか、それともそれよりもさらに新しい世代のEコアなのかは現時点では分からない。仮にGracemontやCrestmontであれば、AVX512には対応していないので、既にAVX512への最適化を行なっているようなユーザーにとっては移行を考える上でポイントになる可能性はある。

 今回ゲルシンガー氏はこのSierra Forestの実パッケージを公開し、2つのダイが1つのパッケージ上で混載されている様子を公開した。Sierra Forestは1つのダイあたり144個のCPUコアがあることが公開されていたが、それが1つのパッケージ上で2つ混載されているので、1ソケットあたり288のCPUコアが実装されることになる。これはより多くのCPUコアが必要なCSPやエンタープライズにとってはかなり有望な選択肢になる可能性がある。

どうみてもGranite RapidsとみられるCPUを利用して行なわれているMCR DIMMのデモ
左が第5世代Xeon SPでのCXL Type3のデモ、右がGranite RapidsでのCLXメモリ・ティアリングのデモ

 なお、Granite Rapidsに関しては基調講演などでは詳細は明らかにされていなかった。しかし、展示会場ではMCR DIMM(バッファを搭載することで、1つのDIMMで2ランクにアクセスすることができるDIMM)のデモに、明らかにGranite Rapidsと見られる「将来のXeon SP」とだけ紹介されたCPUが利用されていたり、第5世代Xeon SPではサポートされていないCXLメモリ・ティアリング技術のデモが、やはり「将来のXeon SP」で行なわれていたりと、そのあたりがGranite Rapidsではサポートされる可能性が高い。

 Sierra Forestも、Granite RapidsもIntel 3で製造され、Sierra Forestは来年の前半中に、Granite RapidsはそのSierra Forestのリリース後、わりとすぐにリリースされる予定だとされており、今回もその予定に変更はなかった。