ニュース
NTT、30フェムト秒程度の超低遅延な光論理ゲートを実現
2020年3月9日 13:14
日本電信電話株式会社(NTT)は3月6日、光の干渉だけで動作する小型光論理ゲート「Ψ(プサイ)ゲート」の低損失・高速な動作に世界ではじめて成功したと発表した。
近年の電子回路は微細化が進むにつれて、リーク電流や配線抵抗の問題が発生し、とくに後者は電子回路の応答速度を制限することからレイテンシの悪化が深刻になっている。
このため、光信号をプロセッサ内で高速で伝送するための、超低遅延なナノフォトニックプロセッサとハイエンドなデジタル電気信号処理を融合させた「超低遅延かつ超低消費電力な光電子融合アクセラレータ」の実現が期待されている。
NTTの研究グループは、ナノフォトニックプロセッサの要素技術であるナノ受光器、ナノ光変調器、これらを組み合わせた光トランジスタを実現してきたが、光トランジスタのみで低遅延の回路を組むことは難しく、さまざまな要素を協調させた上ではじめて低遅延で低消費電力なナノフォトニックプロセッサ実現可能とする。
そこで今回、通常は論理演算が限定される線形な光の干渉に対して、バイアス光という概念を導入し、入力条件を整えることでAND、XNOR、NORといった代表的な論理ゲートの動作を単一のゲートで実現できることを見いだした。
光波シミュレーションによって最適化されたシリコン細線Ψゲートを作成してチップ化し、20Gbpsの擬似ランダム光信号をビット列A、B、バイアス光の3つを同時に入力する実験をしたところ、バイアス光なしでは出力レベルが3階調だったのに対し、適切な振幅のバイアス光を入力することで2階調のAND動作を観測。
こうしたオンチップの微少な素子を使っての、光の干渉を用いた高速で明瞭なAND動作の観測は世界初とのことで、シリコン細線Ψゲートの低損失性によるものとする。素子長(3μmまで)から光AND演算に要する演算遅延はおよそ30フェムト秒と推測され、ゲート遅延10ピコ秒程度の電子回路よりも低遅延であることが確かめられた。さらに、XNORとNORでの動作切り替えにも成功し、こちらの観測も世界初としている。
この素子に対して、入力光の波長を1,535～1,565nmまで5nmずつ変更し、計7波長のAND動作の結果を重ね合わせたところ、波長無依存な動作であることも確認され、異なる波長を同時に入力したとしても、波長間で相互作用はほとんどなく、波長分割演算が可能になることを期待できるとし、これは非線形光学ゲートを用いた場合では実現がきわめて困難な動作の1つという。
今回実証されたシリコン細線Ψゲートによって、従来の電子回路技術のみでは悪化する一方であった演算遅延を、光演算技術を組み合わせることで抜本的に解決できる可能性を示せたとし、シリコン細線Ψゲートをツリー状に多数カスケード接続することで、CMOS技術を用いた場合よりも10倍程度低遅延な多ビットAND演算などが実現可能となる可能性があるとしている。
また、波長選択型の高速な光変調器を組み合わせることで、波長分割演算動作や、大規模で低遅延な波長多重多ビットAND演算が可能になる見込みであり、入力数も3から5、7へと多入力化し、遅延と損失をさらに小さくできる見通しが立っているとしている。
