福田昭のセミコン業界最前線
TSMCやIntel、Samsungなどが次世代半導体パッケージ技術を「ECTC」で数多く披露
2025年5月30日 11:07
半導体および電子部品のパッケージング技術と半導体パッケージをプリント基板に接続する技術(実装技術、あるいはボードアセンブリ技術)の研究開発成果を発表する世界最大の国際学会「The 2025 IEEE 75th Electronic Components and Technology Conference」(ECTC 2025)が米国テキサス州ダラスのリゾートホテル「ゲイロードテキサスリゾートアンドコンベンションセンター」で開催中だ。
ECTCは、半導体パッケージング技術と実装技術の研究開発コミュニティでは、知名度が最も高く、なおかつ開催規模でも最大の国際学会だと言える。今年は5月27日がプレインベント、28日～30日がメインイベント(技術講演会)およびサブイベント(展示会や歓迎会など)を予定している。
現地では27日のプレイベントが完了し、メインイベントの技術講演会が28日に始まったところだ。
全体の概要と基本的なスケジュール、注目発表の一部は本コラムの前回でご説明した。今回はその続きとなる。
注目発表は分類の都合から、分野別テーマを「高性能コンピューティング」、「ハイブリッド接合」、「放熱/冷却」、「自動車/高信頼パッケージ」、「大型パッケージ」、「ガラス基板」、「マシンラーニング/AIの活用」、「光電融合」に区分けした。技術講演セッションのテーマとは合致していないので、あらかじめ了承されたい。
「ハイブリッド接合」の接続ピッチ短縮と位置合わせ精度の向上
本コラムの前回では分野別テーマの中から、「高性能コンピューティング」の注目発表だけを報告した。今回は「ハイブリッド接合」以降の注目発表をご紹介する。
ハイブリッド接合は、研究開発が極めて活発であり、発表件数が最も多い分野に見える。ここでは12件の注目発表を取り上げた。まずTSMCが、次世代のAIサーバーに向けたシステムオンウェハ技術「SoW-X」の開発成果を披露する(講演番号および論文番号1.1)。それからSK-hynixが3次元積層メモリパッケージ(筆者注:HBMモジュールだと思われる)における無機絶縁材料ベースの裏面再配線層について電気的性質と信頼性を報告する(番号1.3)。
Samsung Electronics(以降Samsung)は、2μmピッチ接続のD2W(ダイとウェハ)ハイブリッドCu接合とウェハ再構成プロセスによる3次元集積技術を発表する(同1.4)。続いてIntelが1μmピッチのD2Wハイブリッド接合と接続ビア構成の工夫による最適な電源供給手法を解説する(同1.5)。
imecは、Cu-Mn合金シードによる自己成長バリア金属を活用した400nmピッチのW2W(ウェハとウェハ)ハイブリッド接合技術を発表する(番号9.4)。ソニーセミコンダクタソリューションズは、W2W2W(ウェハとウェハとウェハ)接合プロセスを、DNN(深層ニューラルネット)回路付きの1/1.3型サイズ5,000万画素CMOSイメージセンサーに適用してみせた(同14.3)。
Samsungは、ハイブリッド接合におけるCu表面トポロジーの制御用にウェハレベルの原子層エッチングプラットフォームを開発した(同14.3)。Micron Technologyは、リサイクル可能なキャリアシステムを導入した先端メモリ向けW2W接合技術を報告する(同14.2)。
性能向上の副産物「放熱/冷却」が重要課題に
「放熱/冷却」分野では、TSMCが将来の高性能コンピューティングを阻む「熱の壁」をSoIC冷却スタック技術によって緩和する手法を発表する(番号8.2)。同社はまた、高性能2.5次元CoWoS-Rパッケージ開発におけるパッケージとシステムを統合する放熱ソリューションの進化について述べる(同12.4)。同社はさらに、シリコン直接液体冷却を組み込んだCoWoSプラットフォームを報告する(同19.1)。
IBMは、有機材料フリップチップパッケージのヒートスプレッダとしてグラファイトシートを埋め込む技術を開発した(番号12.2)。Georgia Institute of Technologyは、ステップ高さが異なるHBMとGPUを集積したモジュールのマイクロ流体冷却技術について述べる(同12.5)。
Cisco Systemsは、高性能チップの集積化による熱機械的な安定性を、複雑なシステム構造が引き起こすストレスから論じる(番号16.6)。imecは、裏面電源供給(BSPDN)の発熱がメモリとロジックの3次元集積に与える影響を報告する(同19.5)。
「自動車/高信頼パッケージ」は熱と振動によるストレスを考慮
「自動車/高信頼パッケージ」分野では、Cruise LLCがレベル4の自動運転に向けた、5nm液冷AIプロセッサのAEC認証拡張を論じる(番号10.7)。電気自動車と自動運転技術の長期信頼性を担保するためには、既存のAEC試験を拡張する必要があるとする。
NXP Semiconductorsは、自動車向けFOWLPで製品水準の信頼性を達成するチップ・パッケージ相互作用の課題と対策を述べる(番号10.2)。同社はまた、自動車プロセッサおよびエッジプロセッサに向けたチップレットパッケージを報告する(同31.3)。そして自動車用途を想定した振動試験によってモジュール信頼性試験とボード信頼性試験の隔たりを埋める工夫をDelft University of Technologyと共同で発表する(同10.1)。
「大型パッケージ」では反りの低減が課題
「大型パッケージ」ではTSMCが、大型CoWoS-Rパッケージに向けたパッケージの反り低減技術を報告する(番号4.1)。続いてレゾナックが、低温はんだと12cm角の大型2.5次元パッケージを組み合わせたプロセスを開発して信頼性を検査した結果を発表する(同4.2)。
「ガラス基板」の改良と進化を継続
「ガラス基板」に関する発表は、前回に比べると大きく増加したように感じる。ディスコは、ガラスコアの先端パッケージ基板における、ダイシング後のダイ強度を異なるダイシング手法で比較した結果を報告する(番号2.6)。大日本印刷は、ガラスコア基板に形成したサブ2μm幅の微細配線を基本的な伝送特性から評価した(同2.7)。同社はまた、熱ストレス下で長期信頼性を維持するガラスコア基板の開発成果を報告する(同25.1)。
Corningは、コパッケージ光電子回路に向けたガラス基板および配線の製造技術を述べる(番号9.3)。Unimicron Technologyは、ガラスコア基板と有機コア基板を比較した結果を報告する(同25.2)。
「マシンラーニング/AIの活用」で設計作業や検査作業、特性推定などを効率化
「マシンラーニング/AIの活用」では、パッケージの反りに関する設計マージンの予測、チップレットの設計高速化、外観検査の効率化、マルチドメインの電源インピーダンス推定などにマシンラーニングを活用した事例が続出する。
SandiskとWestern Digitalの共同チームは、マシンラーニングの活用によってNANDフラッシュパッケージの反りと設計余裕(許容度)を予測した(番号6.1)。MITとIBMの共同チームは、自動微分演算によるチップレットの高速設計手法を報告する(同6.4)。Institute of Microelectronics A*STARは、生成AIとディープラーニングを利用してHBMバンプの外観検査を効率化するフレームワークを提案する(同23.3)。
「光電融合」はコパッケージ型集積で光と電子を統合へ
光回路と電子回路を集積化する「光電融合」では、同一のパッケージに光回路と電子回路を収容する「コパッケージ型」と呼ばれる手法の発表が目立つ。電子回路ダイを内蔵するパッケージ内で光電変換を実施し、光ファイバアレイを介して超高速光信号を外部とやり取りする。
Intelは、EMIB技術を導入したファイバベースのコパッケージ型光電集積化パッケージの組み立てと性能、信頼性を解説する(番号2.1)。TSMCは、独自開発による「コンパクトユニバーサルフォトニックエンジン(COUPE)」の光電特性を報告する(同2.4)。NVIDIAは、シングルモードファイバ(SMF)だけで構成したコパッケージ型光回路を開発した(同2.6)。コストと複雑さ、性能のバランスを最適化できるとする。
このほかにも興味深い発表が少なくない。詳細は現地取材によるレポートでお届けする予定である。ご期待されたい。