Intelが重要な技術の概要を今週、明かそうとしている。22nm 3Dトランジスタとそのトランジスタで作られたCPU「Ivy Bridge(アイビーブリッジ)」、CPUの超低電圧動作を実現する「近しきい電圧(Near-Threshold Voltage)」技術、無線LANのRFモジュールをワンチップに取りこんだAtomプロセッサだ。Intelが優位に立つ技術ポイントを抑えた論文が、米国時間2月20日から米サンフランシスコで始まる半導体の回路設計カンファレンス「ISSCC(IEEE International Solid-State Circuits Conference) 2012」の本セッションで明かされる。

　Ivy Bridgeは、CPUのマイクロアーキテクチャ的には、現行のSandy Bridge(サンディブリッジ)のマイナーチェンジに過ぎない。後続のHaswell(ハスウェル)と比べると、面白みは少ない。しかし、半導体デバイスとしては、最も注目を浴びているCPUだ。なぜなら、Ivy Bridgeが、3Dトランジスタで量産される最初のCPUとなるからだ。

　Intelは他の半導体メーカーより1世代早く、22nmプロセスでFinFET 3Dトランジスタを採用した。3DトランジスタはIntelの最大の強味であり、それだけに、Intelはそのアドバンテージを守るのに必死だ。従来は、新技術のトランジスタは、半導体のプロセス技術のカンファレンスで詳細を発表する。ところが、今回の22nm 3Dトランジスタについては、Intelは詳細をそうした場では発表せず、論文の発表の場を同じ半導体でも回路技術のカンファレンスであるISSCCに持ってきた。Intelは、Ivy Bridge以外の3つのセッションでも、22nmプロセスでの回路の発表を行なう。Intelだけに注目するなら、今回のISSCCの目玉は22nmプロセスとなる。

　こうしたIntelの動きを意訳すると次のようになる。22nm 3Dトランジスタについては、丸はだかにしなければならないプロセス技術のカンファレンスには出したくない。競合相手にあまり情報を与えたくないからだ。しかし、その成果は誇りたいから、回路技術のカンファレンスに論文を多数出そう。Intelのそうした思惑が見えるような、22nmの発表姿勢だ。

プレーナ(バルク)と3Dトランジスタの断面図(PDF版はこちら)

Intelのトランジスタ製造プロセスの優位性

チャネルを立体にする3Dトライゲートトランジスタ(PDF版はこちら)

　IntelがISSCCで明らかにする、もう1つの重要技術は「近しきい電圧(Near-Threshold Voltage)」または「近しきいロジック(Near-Threshold Logic:NTL)」と呼ばれる回路技術だ。現在のCPUは、動作電圧を一定以下に落として動作させることが難しく、そのためにハイパフォーマンスCPUは、低消費電力動作をさせることができない。しかし、NTLと呼ばれる技術を使うことで、ロジック回路の動作電圧をしきい電圧近くまで落としても動作できるようになる。すると、動的な電圧と周波数の遷移を、より低パフォーマンスかつ高電力効率の点まで落とし込むことが可能になる。下は試作チップと、概念図だ。

Near-Threshold VoltageのPentiumコア試作チップ

Near-Threshold Voltage技術の概念図(PDF版はこちら)

　トランジスタは、しきい電圧より高い電圧をかけることで動作するため、通常は、しきい電圧に近い低電圧では安定動作できない。Intelは、超低電圧時に安定動作する回路設計を行なった。Intelは昨秋のIntel Developer Forum(IDF)のキーノートスピーチで、この技術を大々的にアピールした。この時にIntelは、Pentiumコアを使った試作チップを公開したが、今回のISSCCでは、この試作チップの詳細が明かされる。

　32nmプロセスで試作されたこのチップは、280mVから1.2Vの幅広いレンジで動作する。280mVでの動作時にはわずか3MHzでの動作となり、消費電力は2mWにまで減るという。IDFでは、試作はNTLに最適化していないPentiumで行なっており、フロムスクラッチで設計をスタートさせればもっと高い電力効率を達成できると説明していた。

　Intelの3つ目の重要発表は、無線LANのRFをオンダイ(On-Die)に取りこんだデュアルコアAtom SoC(システムオンチップ)「Rosepoint(ローズポイント)」だ。32nmプロセスで試作され、2個のAtomコアと2.4 GHzのRFトランスミッタと、チップセット機能を統合する。無線まで取りこんだ完全なワンチップモバイルPCで、Intelは「PC On-Chip」と呼んでいる。

デュアルコアAtom SoCのダイレイアウト(PDF版はこちら)

Rosepointのチップ

　このほか、Intelは今回、ISSCCのキーノートスピーチに当たるPlenary Sessionで、David(Dadi) Perlmutter(ダディ・パルムッター)氏(Executive VP, Intel)が「Sustainability in Silicon and Systems Development」と題したスピーチを行なう。Perlmutter氏のスピーチでの注目のポイントは、次世代CPUであるHaswellについてのヒントをどれだけ与えてくれるかにある。

　PC側からの注目ポイントを見ると、Intelのオンパレードのように見えるが、実際には他のプロセッサ回りだけでも、カギとなる発表が目白押しとなっている。例えば、IBMはシリコン貫通ビア(TSV:Through Silicon Via)技術を使ってeDRAMをプロセッサに積層。eDRAMを大容量キャッシュとして使う技術を発表する。TSVは、電力消費を抑えながら膨大なメモリ帯域を実現できるため、メモリ帯域が逼迫する今後のヘテロジニアス(Heterogeneous:異種混合)マルチコアCPUにとっては最重要技術となっている。

　また、富士通からは、スーパーコンピュータ「京」のチップとシステムが発表される。Oracleからは旧Sun Microsystemsの流れのT4 SoC(System on a Chip)プロセッサが発表される。

　Intelに対抗するAMDは、これまでISSCCの度に主要CPUのコア技術を発表してきた。今回、AMDは、Bulldozerアーキテクチャの第2世代に当たる「Piledriver(パイルドライバ)」についての発表を行なう。クロックディストリビューションの改善により、Piledriverで広いレンジの周波数のオペレーションを安定させたことが発表される。

　Piledriverは、現在のBulldozerと同じ32nmプロセスだが、IPC(Instruction-per-Clock)と動作周波数が向上するとAMDは発表している。今年中盤に発表される第2世代のメインストリームAPU(Accelerated Processing Unit)「Trinity(トリニティ)」も、Piledriverコアを採用している。

AMDアーキテクチャ開発移行図(PDF版はこちら)

Opteronのアーキテクチャ移行