後藤弘茂のWeekly海外ニュース
次世代メモリDDR5、HBM3、LPDDR5、GDDR6の姿が徐々に見えてきた
2016年8月22日 12:30
メモリベンダーが次世代DRAMについて公開を始めた
DRAMベンダーやチップベンダーは、いよいよ次世代メモリ格群について本格的に語り始めた。米サンフランシスコで8月16～18日に開催されたIntelの開発者向けカンファレンス「Intel Developer Forum(IDF) 16」では、次世代メモリ規格が技術セッションで登場。「DDR5」や「LPDDR5」、広帯域メモリの「HBM3」などの仕様の一部や投入スケジュールなどが明らかにされた。また、米クパチーノで開催されているチップカンファレンス「Hot Chips 28」でも、チュートリアルセッションで「GDDR6」やDDR5、LPDDR5、「Low Cost HBM」など次世代DRAMについて説明があった。
DRAMは、プロセス技術上の制約が強くなり、微細化とともに製造コストが高くなりつつある。また、メモリ/ストレージ階層自体が変革期にさしかかり、DRAMとSSDの間に入る不揮発性メモリによって、DRAMの容量への要求は部分的には和らぐ。しかし、低レイテンシで広帯域なDRAMを求めるトレンド自体は健在で、新DRAMインターフェイスが必要とされている。
DRAM市場自体は、デスクトップ&ノートPCの比率がどんどん低下し、モバイルとサーバーの比率が上昇している。そのため、DRAMに対する要求も変わりつつある。チップ数が制限されるモバイルと大容量が必要なサーバーが中心となったことで、省電力とパッケージあたりの大容量化が重要になっている。
今後数年間の間に、PCやサーバーのメモリモジュール向けにDDR5、スマートフォンなどモバイル機器などにLPDDR5、グラフィックスなどにGDDR6、広帯域メモリではHBM3とLow Cost HBM、加えてすでに量産に入っている「GDDR5X」と「LPDDR4X」、「HMC gen2」、さまざまなDRAM技術が投入される。「ワンサイズフィッツオール(1品種で全てをカバーする)」状態を脱したDRAMは、多様化の時代へ突き進んでいる。
それとともに、メモリ帯域も拡大して行く。スマートフォンのメモリ帯域は50GB/s以上に、ハイエンドGPUやハイパフォーマンスコンピューティング(HPC)は2TB/s以上に、ミッドレンジのGPUは500GB/s以上に、GPU内蔵のクライアントCPUは300GB/sほどに拡大されると見られる。簡単に言えば、現在の2～3倍のメモリ帯域へと拡大されて行く、消費電力は一定に抑えたままで。これが現在のメモリのビジョンだ。
規格化は進んでいるが浸透は遅くなるDDR5
メインストリームのメモリモジュール向けのDDR系メモリは、次世代のDDR5がJEDEC(半導体の標準化団体)で規格策定が進んでいる。DDR5は最高6.4Gbpsの転送レートとDDR4の2倍の速度になる見込みだ。デュアルチャネルメモリなら、100GB/s程度のメモリ帯域となる。チップ容量は32G-bitまでの大容量をサポート(DDR4は16G-bitまで)し、メモリバンク数は最大32バンク(DDR4は16バンクまで)となる。
ただし、DDR5の市場への浸透は、新世代DRAMの中ではかなりスローペースになりそうだ。IntelのGeof Findley氏(Director, Memory Ecosystem Manager, DCG Platform Memory Operations, Intel)は、IDFで規格自体は今年(2016年)中に決まりそうだが、本格的に立ち上がるのは2020年頃になるだろうと言う。Micronも、サンプルは2018年で量産は2019年の予定だが、2020年にずれ込みそうだとHot Chipsで説明した。IDFでのSamsungの示したスケジュールも2017年頭までに規格リリース、2018年にサンプル、2019年に量産となっている。しかし、DDR5の立ち上げは、最大ユーザーのIntelのロードマップに左右される。
DDR5については、電圧も1.1Vに下がる(DDR4ではI/Oとコアとも1.2V)。電力効率はDDR4よりも高くなる見込みだ。プリフェッチはDDR4の8-bitに対して、DDR5では16-bitになっている。しかし、メモリバンクのグルーピングは8グループと倍増しているため、アクセスグラニュラリティは現在と変わらない可能性もある。メモリモジュールは、Samsungの説明では現行とモジュールタイプは類似とされている。Micronのスライドでは、DDR5ではメモリモジュールも技術刷新されるとされている。
2TB/s以上の超広帯域メモリを目指すHBM3
広帯域メモリHBMは、AMDが「Radeon R9 Fury(Fiji)」で「HBM1」を採用し、NVIDIAがPascal(パスカル)「Tesla P100(GP100)」で「HBM2」を採用した。まだスタートしたばかりのHBMだが、早くもHBM3の策定が進んでいる。こちらもターゲットとする時期は2019年から2020年。HBM2では転送レートは2Gbpsまでだが、HBM3では2倍以上に引き上げられる。HBMを4スタック使うハイエンドGPUでは、メモリ帯域は2TB/s以上になる計算だ。
HBM2ではダイの容量も8G-bit(ECCを含めると9G-bit)だが、これも2倍以上への引き上げを目指す。HBM2ではコアとI/Oの電圧は1.2Vだが、HBM3ではこれも大幅に引き下げ、消費電力を抑える見込みだ。
HBMでは、高性能化とともに低価格化の動きも活発になっている。JEDECはHBM1リリース前から、既に低価格HBMへのパスを検討している。現在のHBMは、ベースロジックダイとシリコンThrough Silicon Via (TSV)インタポーザを必要とするため、高コストとなっている。低価格HBMでは、まずロジックダイの必要をなくす。また、インターフェイス幅を現在の1,024-bitから512-bitに半減する。配線密度を下げることで、最終的には、シリコンではない有機材料のインタポーザでサポートできるようにすることが狙いだ。このほか、Hot ChipsではHBMのパッケージ技術の低コスト化の可能性も示しされた。
ちなみに、HBMはIntelも採用を検討していることをIDFで示唆した。ただし、採用がHBM2とHBM3のどちらの世代となるかは分からないという。
LPDDR4XからLPDDR5へと段階進化するモバイルDRAM
LPDDRでは、メモリの進化はLPDDR4XとLPDDR5の2段階となる。DDR5と比べるとずっと動きは速く、生産はLPDDR4Xは今年(2016年)、LPDDR5は2018年の見込みだ。
モバイル向けのLPDDR4を低電力化したLPDDR4Xは、Samsungが強力に推進している。LPDDR4Xのポイントは、コア電圧(VDD)は変えずに、I/O電圧(VDDQ)だけを下げる点にある。I/O電圧をLPDDR4の1.1Vから0.6Vへと引き下げて、I/O電力を40%ほど低減する。
LPDDR4Xのターゲットとする最高周波数は4.266Gbps。これを、LPDDR4の3.2Gbpsと同レベルの電力で実現する。
LPDDR4XはSamsungが先行しているが、ほかのDRAMベンダーもサポートする予定だ。あるJEDEC関係者は「LPDDR4Xは、LPDDR4を製造しているメーカーは全て製造するだろう。ユーザーも既に複数が動いている。マルチ製造ベンダーでマルチユーザーの確固とした規格だ」と言う。実際、JEDECのカンファレンスではMicronがLPDDR4Xの説明を行なっている。
LPDDR5については、IDFでIntelのFindley氏が、JEDECで策定の最終段階に入っていると説明。来年(2017年)にはJEDECがLPDDR5仕様を公開、2018年のタイムフレームにはLPDDR5が市場に登場するだろうという。LPDDR5のターゲット転送レートは6.4Gbps。I/O電圧は0.6V以下。省電力機能の強化により、LPDDR4Xに対して、さらに20%電力を下げるという。
活発化するLPDDRメモリの規格化の一方、モバイル向けのスタックドDRAM規格「Wide I/O」系は聞かなくなった。
グラフィックス向けの高速メモリ規格GDDR6は前倒しに
GDDR6は、現在のGDDR5の後継となるメモリ規格だ。ターゲット転送レートは14～16Gbps。GDDR5の2倍の転送レートとなる。256-bitのメモリインターフェイスのミッドレンジGPUなら、500GB/sクラスのメモリ帯域を実現できる。クロックとアドレス周波数はGDDR5のままで、転送レートを倍にする。GDDR6については、JEDECでの規格化を早めており、あるJEDEC関係者は、来年(2017年)には登場すると語っている。
この背景には、企業政治もある。GDDR5後継メモリでは、MicronがGDDR5Xを製品化、NVIDIAがGeForce GTX 1080(GP104)に採用した。GDDR5XもJEDECスタンダードだが、LPDDR4Xとは異なり、Micron以外のベンダーが製品化する見込みがないと言われる。Samsungなど対抗ベンダーはGDDR6に注力しており、現状ではGDDR5後継メモリが2つに割れている状況となっている。
