米IntelはIDF 2012の開催期間である9月12日(現地時間)に会場内で記者説明会を開催し、22nm世代のプロセス技術を解説するとともに、14nm世代以降を展望した。また同日のIDFにおける技術セッションで、22nm世代以降のプロセス技術を解説した。講演者はいずれも、Intelの上級フェローをつとめるMark Bohr氏である。記者説明会と技術セッションの内容は多くが重複していた。本レポートでは両者の内容をまとめてご紹介したい。

記者説明会のタイトル。「Transistor Technology and Innovation in the Mobility Era(モバイル時代のトランジスタ技術と技術革新)」	技術セッションでのタイトル。「Silicon Technology Leadership for the Mobility Era(モバイル時代に向けたシリコン技術のリーダーシップ)」

　まずはトランジスタの微細化トレンドである。Intelは過去20年ほどは2年に0.7倍のペースで加工寸法の縮小を進めてきた。Intelの微細化ペースは半導体業界では最も速い。Intelにとって量産世代の最先端は22nm世代である。22nm世代の半導体を量産している半導体メーカーはIntelしかいない。ほかの半導体メーカーが量産中の最先端世代は、1世代遅れの28nm/32nm世代である。

　トランジスタは微細化により、原理的には速度が向上し、消費電力が低下し、コストが下がる。この原理原則は、130nm世代まではすんなりと現実になっていた。

　しかし90nm世代からは、原理原則が通用しなくなった。リーク電流が大幅に増えるために、消費電力が下がらない。リーク電流の増大を抑えることが最も重要な課題となった。このため、90nm世代以降は過去に見られなかった革新的な技術をIntelは次々と導入してきた。90nm世代では歪みシリコン技術を採用し、45nm世代では高誘電率膜/金属ゲート(High-k/Metal gate)技術を導入した。そして22nm世代ではトライゲートトランジスタ技術を採用した。つまり、22nm世代では歪みシリコン技術の改良版と高誘電率膜/金属ゲート技術の改良版、それからトライゲートトランジスタ技術が使われている。

トランジスタの微細化トレンド	トランジスタの速度(遅延時間)と消費電力(スイッチングエネルギー)の推移。急増するリーク電流(赤い折れ線)を抑えつけることで、高速化と低消費電力化を進めてきた	90nm以降の世代で導入したデバイス/プロセス技術とトランジスタの断面観察像

　22nm世代では、リーク電流が低いものの動作速度も低めの低消費トランジスタと、リーク電流は高いが動作速度も高い高性能トランジスタを作り分けることで、回路の要求仕様に応えている。アプリケーションではスマートフォンからタブレット、ノートPC、デスクトップPC、サーバーまでをカバーする。

　22nm世代の量産技術開発は、32nm世代の量産技術開発とほぼ同じスケジュールで進んだ。量産を立ち上げる過程において時間経過とともにシリコンウェハの欠陥密度が変化する曲線(通常は時間経過とともに欠陥密度が減少する曲線)は、32nm世代と22nm世代でほぼ同じ形状を描いた。むしろ22nm世代の方が、製造歩留まりが順調に向上(欠陥密度が順調に減少)しているように見える。トライゲートトランジスタ技術という恐ろしく革新的なデバイス構造を導入しながら、製造歩留まりが順調に向上してきたのは凄いことだ。

トランジスタのスイッチング速度とリーク電流の関係。22nm世代ではスマートフォンからサーバーまでの幅広い領域をカバーする	時間経過とともにシリコンウェハの欠陥密度が減少する様子

SRAMセル面積の推移と、22nm世代のSRAMセルアレイの電子顕微鏡観察像

　Intelのプロセス技術で興味深いのは、新技術の導入は半導体業界よりもほぼ1世代早いのだが、露光技術は逆に保守的であることだ。ArFのドライ露光から液浸露光への移行は、半導体業界全体の動きに比べると、1世代遅かった。ドライ露光から液浸露光に移行すると、通常は生産のスループットが低下する。ドライ露光でぎりぎりまで粘るというのは、スループットで競合他社に対して優位に立つことを意味する。

　また目立たないことだが、Intelは極めて優れた露光技術を有している。SRAMセルアレイの電子顕微鏡観察像は、いずれの世代も美しく、きれいに解像できていることを示してきた。具体的には直線がきれいである(歪んでいない)こと、コーナーの直角が素直に出ている(丸くなっていない)ことなどだ。

　Intelは32nm世代と同様に、22nm世代でもCPUプロセスとSoC(System on a Chip)プロセスを開発した。次世代プロセスである14nm世代でも、CPUプロセスとSoCプロセスを開発する計画になっている。

　22nm世代のトランジスタは、32nm世代に比べると遅延時間が37%短い(電源電圧0.7V)。32nm世代と同じ遅延時間で動かしたときは電源電圧が0.2V下がるので動作時消費電力が半分に減る。

CPUプロセスとSoC(System on a Chip)プロセスのロードマップ	22nm世代の最大の特徴であるトライゲートトランジスタの断面観察像
32nm世代のトランジスタと22nm世代のトランジスタの性能比較	22nm世代の金属多層配線の断面観察像。9層の金属配線層で構成される

　CPUプロセスとSoCプロセスでは、トランジスタ構造やSRAMセル、下層の金属配線、製造装置などは変わらない。違うのはロジック用トランジスタの仕様と入出力(I/O)用トランジスタの仕様、上層の金属配線、受動素子の有無である。

　SoCプロセスでは消費電力の低減を重視したロジック用トランジスタを採用するとともに入出力用の高耐圧トランジスタを用意し、上層の金属配線は高い密度のレイアウトとなり、高精度の受動素子を利用できるようにした。言い換えると、CPUプロセスでは高速性を重視したロジック用トランジスタと上層金属配線レイアウトを採用している。

　また22nm世代ではトライゲートトランジスタ技術により電流増幅能力が大きく増加し、アナログ回路の性能が向上しているとする。

CPUプロセスとSoCプロセスの比較	22nm世代のSoCプロセスのメニュー(オプション)詳細	各世代のトランジスタにおけるGm×Rout(アナログ性能を示す指標)の推移

22nm世代のSoCプロセスを構成するデバイスの電子顕微鏡観察像	22nm世代のシリコンを製造する工場。5つの工場で生産を予定しており、すでに3つの工場が生産に入っている

　次世代プロセスである14nmプロセスを利用したシリコンの量産は、2013年末に始める計画である。14nmプロセスの詳細は示されなかったものの、方向性は見えてきた。

　14nmプロセスでは革新的な技術の導入はなさそうだ。トライゲートトランジスタの改良を基本に開発を進めている。バルクプロセスであり、SOI(Silicon On Insulater)プロセスの出番はない。露光技術は、22nm世代ではArF液浸露光とダブルパターニング技術の組み合わせだった。14nm世代ではトリプルパターニング技術を採用する可能性がある。露光技術はArF液浸露光を継続する。

14nm世代以降のプロセスロードマップ	14nm世代以降のシリコンを製造する工場

　問題なのは、次々世代以降である。10nm世代のプロセスの姿が見えてこない。これまで通りに2年おきに世代を進めるのであれば、2015年の量産開始となる。しかし現在のところ、有力視される要素技術の組み合わせは登場していない。

　10nm以降で最大の懸念は、露光技術が見えていないことだとBohr氏は述べていた。トランジスタ技術も確実になっていない。

　10nm以降が暗中模索状態なのは、Intelに限ったことではない。半導体業界全体が有力候補となる技術を見出せていないのだ。半導体プロセスの進化は、10nm世代を前にして曲がり角を迎える可能性が高い。