ニュース

AMD、打倒NVIDIAのAI向けGPU「Instinct MI455X」と新ラック投入

笠原一輝

2026年7月24日 03:30

AMD Instinct MI455X(写真提供: AMD)

　AMDは年次イベント「AMD Advancing AI 2026」を7月22日から23日に米サンフランシスコで開催し、AIデータセンター向けGPU「Instinct MI400 Series GPU」を発表した。

NVIDIA Rubinの288GBに比べて1.5倍のHBM4を搭載

Instinct MI455Xの概要、メインダイのXCDはTSMCのN2ノードで製造され、3,200億トランジスタ(出典: AMD Instinct MI455X GPUs and AMD Helios Rackscale Solution、AMD)

　Instinct MI455Xは、去年(2025年)のAdvancing AI 2025で概要が発表され、これまで開発が続けられてきたAIデータセンター向けのGPUとなる。メインのXCDダイがTSMCの2nmプロセスノード(N2)で製造され、3,200億個のトランジスタから構成されている。GPUのアーキテクチャは同社のAI/HPC向けのアーキテクチャとしては第5世代となるCDNA 5へと進化している。

ブロックダイアグラム(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

12個のダイと144個のHBM4が1パッケージに封入されている、FCDがN3P、IODがN3P、XCDがN2で製造される(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

　従来型製品となるInstinct MI355Xと同じように、チップレットの構造になっており複数のダイを3D方向と2D方向に積層することで構成されている。

　具体的にはインターコネクト(Infinity Fabric)とL2キャッシュを搭載するFCD(TSMC N3P)が2チップ、PCI Express/UALinkやチップ間通信のインターコネクト(Infinity Fabric)用のI/Oダイ(IOD、TSMC N3P)が2チップ、コンピュートエンジンを搭載したXCD(TSMC N2)が8チップ、それとは別にHBM4が12x12 High(12個のHBMコントローラそれぞれに12層の積載のHBMという意味)で搭載されている。

　AMDが製造するチップレットだけで12個、HBM4のチップが合計で144個と、実に多数のチップが1つのパッケージ内に収められている。

3D方向にはSoICが利用され、2D方向にはCoWoS-Lが採用されている(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

　従来のMI355XではL2キャッシュはXCD内にあったが、今回のInstinct MI455XではL2キャッシュがXCDから切り離されて、FCDへと移動している。これにより、L2キャッシュの容量が増えており、パッケージ全体で192MBとMI355Xでの32MBから6倍も増えている計算になる。

　また、前出のようにメモリはHBM4へと進化しており、432GBの容量と23.3TB/sの帯域幅となり、従来製品に比べて容量は1.5倍に、帯域幅は2.9倍に進化している。

新しいデータタイプに対応(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

　XCDに内蔵されている演算エンジン(WGP＝Work Group Processor)も進化しており、Wave32がネイティブ実行できるようになっており、32bit幅のベクター演算処理が1クロックサイクルで実行できるようになっている。

　それにより命令実行時の遅延を削減し、分岐予測失敗時のペナルティなどを抑制。より小さい遅延で演算を実行可能になる。

　また、OCPが規定するMXFP4、MXFP6、MXFP8に対応しており、MXFP4処理時に部分的にスケーリングでき、FP4を利用した学習や推論時などに性能を引き上げることができる。

従来のMI355Xとの比較(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

　この結果、演算時のスループットが引き上げられている。

　MI355Xのスループットと比較して、MXFP4では約4倍の40.26PFLOPS、MXFP6では約2倍の20.13PFLOPS、MXFP8/FP8時には約4倍の20.3PFLOPS、BF16では約2倍の5.03PFLOPSなど性能が大きく向上している。

　なお、競合のNVIDIA Rubinのスループットでは、NVFP4利用時に推論が50PFLOPS、学習が35PFLOPS、FP8/FP6の学習が17.5PFLOPS、FP16/BF16時に4PFLOPSという性能が公開されている。

　MXFP4ないしはNVFP4での比較では推論でRubinが、学習ではInstinct MI455Xが勝ち、MXFP8ないしはFP8時にはInstinct MI455X、BF16ではInstinct MI455Xが優位となる。

　ソブリンAI/HPC向けとなるInstinct MI430Xでは、FP64の性能が288TFLOPSとなっており、AIに特化したMI455Xとは異なる特性だ。従来通りFP64を利用して科学演算を行なう場合などにはInstinct MI430Xを選択することになる。

AMDのInstinctロードマップ(出典: AMD Instinct MI455X GPUs and AMD Helios Rackscale Solution、AMD)

　AMDはInstinctのロードマップも更新しており、2027年に投入するMI500シリーズでは次世代HBMサポートや内部アーキテクチャの改善、銅線に加えて光通信のサポートなどが追加される。2028年には次々世代となるMI600シリーズも計画されている。

ついにNVIDIAをキャッチアップしたHelios

AMDのラックレベルソリューション「Helios」(6月のCOMPUTEX Supermicroブースで撮影)

　AMDはInstinct MI455Xをラックに72基搭載したラックスケールのソリューションとして、「Helios」の構想を去年のAdvancing AI 2025で明らかにしたが、今年(2026年)はそれを正式発表し、生産開始したことも伝えている。

Heliosの概要出典: AMD HELIOSTM& CDNA5 ARCHITECTURE

　現在、業界ではAIデータセンターの建設ラッシュという状況を呈しており、大規模な事業者では1つのデータセンターで電源容量が1GWを超えるような巨大なデータセンターの建設が進んでいる。

　そうしたデータセンターの中に所狭しと並べられるのがGPUが多数内蔵されたラックで、NVIDIAが2024年に発表した「GB200 NVL72」がその先行事例になっている。

　GB200 NVL72では、GPUとなるBlackwellが72基、CPUのGraceが36基ラック内に内蔵されており、データセンター事業者はデータセンター内にそうしたラックを並べることで、演算性能を上げていく手法がとられている。

　そのNVL72の最新版が「Vera Rubin NVL72」で、今年のCESで正式に発表され、6月のCOMPUTEXで量産開始が明らかにされている。

　非常にざっくりいうと、HeliosはそうしたVera Rubin NVL72の対抗製品となる。HeliosでもGPUとなるInstinct MI455Xが72基実装されており、MXFP4時のスループットは2.9EFLOPS、FP8時のスループットは1.4EFLOPSとなる。

　Vera Rubin NVL72のNVFP4の演算性能は推論時が3.6EFLOPS、学習時は2.52EFLOPS、FP8(学習時)は1.26EFLOPSとなっており、Vera Rubin NVL72に匹敵ないしは上回る性能を実現している。

Heliosの構成(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

Heliosのコンピュートトレイ(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

　なお、HeliosではCPUは18基の第6世代EPYC(EPYC 9006 SP7)と、Vera Rubin NVL72に比べてCPUが半分になっている。これは、Vera Rubinの基板がVeraが1つでRubinは2つという構成であるのに対して、Heliosの基板はEPYC 9006 SP7が1つで、Instinct MI455Xは4つ搭載されているためだ。

　AMDによれば、1つのCPUで、4つのGPUを制御する性能があるため、そこまでCPUが必要ではないとのことだ。

Heliosは最大72基のMI455Xにスケールアップ可能

HeliosではUALinkを利用したスケールアップに対応(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

　今回のHeliosに合わせて、AMDは新しいスケールアップ(ラック内部でのGPU接続数を増やすこと)と、スケールアウト(ラックとラックを接続して、GPU接続数を増やすこと)向けのネットワークソリューションを追加している。

　Heliosではスケールアップ用のネットワークとして第1世代のUALoEが利用されている。UALoEは、AMDなどが中心となって設立されたUA Link Consortiumにより標準規格化されたもので、大元はAMDが寄贈したInfinity FabricのIP(知的財産権)がベースになって作られたものだ。

　従来、AMDは最大8つまでのスケールアップにInfinity Fabricを利用してきたが、今回のHeliosのように72基までスケールアップするためには新しいUA Linkの仕様が必要になっていた。なぜならInfinity Fabricにはスイッチチップが存在していなかったからだ。

Heliosのスイッチトレイ、BroadcomのUALinkスイッチを採用している(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

スケールアップの仕組み(出典: AMD HELIOSTM& CDNA5 ARCHITECTURE、AMD)

UALoE(出典: AMD Product Press Deck Networking Overview、AMD)

　今回のHeliosでは、AMDのコンピュートトレイ側にUALoEが実装され、そしてラック内にBroadcomのUALinkスイッチを搭載したスイッチトレイが実装されることで、性能を落とすことなく72基のGPUクラスタのスケールアップを実現している。

　こうしたスイッチを利用したインターコネクトの実装は、NVIDIAがNVLinkで先行していた技術で、NVL72を実現できる大きな要素になっていた。

　AMDのUA Link活用により、NVIDIAをキャッチアップしたことになり、AMDの弱点になっていたスケールアップの性能がNVIDIAに比べて劣っているという印象を払拭したことになる。

Salina DPU(出典: AMD Product Press Deck Networking Overview、AMD)

Vulcano AI NIC(出典: AMD Product Press Deck Networking Overview、AMD)

　また、AMDはフロントエンドのネットワーク向けDPUとして400Gbpsの「Salina DPU」を、スケールアウト用のNICとして800GbpsのUltra Ethernetに対応した「Vulcano AI NIC」を発表しており、フロントエンドもバックエンドもネットワーク性能を強化した。いずれもNVIDIAに追い付くようなソリューションを用意したといえる。