ニュース
AMD、従来比30%消費電力を削減したFPGA「Spartan Ultrascale+」
2024年3月5日 23:00
AMDは、次世代FPGA「Spartan Ultrascale+」シリーズを発表した。Spartanシリーズとしては第6世代にあたる製品となる。シリコンサンプルおよび評価キットは2025年上半期に提供予定で、各種ツールは2024年第4四半期、ドキュメントについてはすでに閲覧が可能となっている。
Spartan Ultrascale+は、主にI/O拡張やベースボードマネジメントコントローラ(BMC)、IoTや産業ネットワークなどの用途を想定したFPGA製品シリーズ。従来製品から改善されたI/O周りや電力効率、開発を効率化するツール群、長い製品ライフサイクルなどを活かし、高いI/Oや低消費電力、最先端のセキュリティ機能を求める顧客に対し、コスト最適化を後押しするソリューションになるとしている。
業界最高クラスを謳うI/O対ロジックセル比を実現し、I/O集約型アプリケーションにおけるコストを抑えられるとする。16nm FinFET技術と、ハード化されたDDRメモリおよびPCIeコントローラなどを採用することで、従来製品と比べて最大30%消費電力を削減した。
Block RAMおよびUltraRAMによる最大26Mbitのオンチップメモリのほか、最大転送レート4,266MbpsまでのLPDDR4XおよびLPDDR5に対応するハードメモリコントローラなども搭載。トランシーバの帯域幅は最大16.3Gbpsで、PCI Express 4.0 x8もサポート。最大384のDSP48E2ブロックによる効率的なデジタル信号処理も可能だとしている。
I/O数は最大572で、3.3Vや3.2G MIPI D-PHYにも対応。また、NIST認証のポスト量子暗号(Post-Quantum Cryptography)アルゴリズムなど最先端のセキュリティ機能も利用可能とした。これらの機能をCSPおよびBGAパッケージによる小さなフォームファクタで提供できるという。
同社の説明によれば、データセンターのBMCとして使用した場合、同社のAtrix 7 FPGAと比べて2.4倍、Spartan 7 FPGAと比べて3.5倍のI/O対ロジックセル比を実現。産業ロボットの例では、Atrix 7 FPGAと比べて2.5倍のトランシーバ帯域幅を提供できるという。
あわせて、設計ツールとなる「Vivado」についても紹介。1つのツールで同社のFPGAポートフォリオ全体をサポートできる点や設計サイクル全体をカバーできる点などがメリットだとし、開発を効率化でき、市場投入への時間を短縮できるとする。
また、FPGA製品については製品ライフサイクルの想定を標準で15年以上として設計しており、従来製品についてもこれを引き延ばす延長ライフサイクルを導入していると説明した。
