東工大、従来より低電力で高速なCPU/GPUとメモリ間接続「BBCube 3D」

BBCube 3Dプロセスの過程。ワッフルウェハにチップを載せてモールディングした後、逆さまにして露光とエッチングで孔を成形。キャッシュも同様のプロセスで孔を成形して導通させた後、DRAMを同様の手法で繰り返して積層していく

　東京工業大学 科学技術創成研究院 異種機能集積研究ユニットの大場隆之特任教授は、WOWアライアンスとの共同研究により、CPU/GPUとメモリを効率よく3次元実装できるハイブリッド3次元実装技術「BBCube 3D」を開発したと発表した。

　現在、2次元的な配線でのデータ伝送能力向上が物理的/消費電力的に困難となる中、さらなる広帯域化を実現するための3次元積層半導体の開発が進められている。しかし、従来の3次元積層技術となるチップの垂直配線「TSV(Through Si Via)」は、接続にハンダによるマイクロバンプを用いることから高密度化が難しく、データ伝送時の消費電力増大の一因となる寄生容量の低減が困難だった。

　BBCube 3Dでは、バンプレスCOW(Chip-on-Wafer)、WOW(Wafer-on-Wafer)プロセスと呼ばれる手法を採用。銅(Cu)配線を用いて、埋め込み/研磨によって垂直配線するCuダマシンTSV配線によりバンプレス化を実現し、従来のTSVの16倍の高密度化と、20分の1の寄生容量低減を実現した。

バンプレスWOWの断面写真

バンプレスCOWの断面写真

　この技術における鍵の1つは「Via-Last法」と呼ばれるもの。従来の「Via-First」では、チップにあらかじめ銅を埋設し、チップやウェハ同士を積層する際にそれらを機械的に接触させ、熱処理や圧縮応力を利用して導通界面を形成するが、Via-Lastはチップやウェハを積層した後にエッチング加工で接続孔を形成し、銅などの金属をスパッタとメッキで充填して配線として利用。これにより微細化と高信頼性を達成している。

　BBCube 3Dを用いれば、CPU/GPUおよびメモリ間は16,000本の信号線で超並列に接続でき、データ転送速度は、PCサーバー用メモリの13倍、HBM2Eの4倍を達成できる。その一方で、電力はそれぞれに対し20分の1、5分の1に抑えられたという。

従来のTSVとBBCube 3D配線の寄生容量計算結果

BBCube 3Dの構成

DDR5やHBM2Eとのエネルギー比較