ソニー、フルHDで1,000fpsの撮影ができるスマホ向けCMOSイメージセンサー

DRAMを積層した3層構造の積層型CMOSイメージセンサー(右)

　ソニー株式会社は7日、業界初とするDRAMを積層した3層構造の積層型CMOSイメージセンサーの開発を発表した。これは、従来の裏面照射型画素部分と信号処理回路部分で構成された2層構造の積層型CMOSイメージセンサーに、さらにDRAMを積層したもので、スマートフォン向けのイメージセンサーとなる。

　低消費電力で大容量のDRAMの積層により、高速読み出しが可能となり、動きの速い被写体を撮影できる。また、露光時間を制御するメカニカルシャッターのないスマートフォンでも、動きの速い被写体の撮影時に起こりやすいフォーカルプレーン歪み(画素信号を1行ごとに読み出すために起こるCMOSイメージセンサー特有の画像の歪み)を抑えた静止画が撮影可能。

　通常はイメージセンサーからほかのLSIへ出力するインターフェイスに規格上の制約があるが、DRAMを積層したことで高速に読み出した信号をDRAMに一時保存するため、規格に合わせた速度で出力可能。これにより、1,930万画素サイズの静止画を1秒間に120枚(従来比約4倍)読み出せる高速撮影を実現した。

　通常速度の撮影データと、DRAMに蓄積したフルHD(1,920×1,080ドット)解像度で毎秒最大1,000フレーム(従来比約8倍)の高速データを、外付けのISP(画像処理回路)で信号処理することで、通常速度の動画とスーパースローモーション動画をシームレスに繋いだ躍動感のある動画を、スマートフォンで撮影できるようにもなる。被写体の急激な変化を検知して高速撮影を開始するように設定することもできる。

　開発品では、高速読み出しを実現するために、画素部分から読み出したアナログ映像信号をデジタル変換する回路を、従来の2段から4段構造に倍増し、処理能力を向上させた。さらに、3層にそれぞれ搭載された回路間のノイズの低減など、設計上の技術的な課題を克服。ソニーのこれまでの積層型製造技術の知見などを活用することで、構造が複雑な3層化回路でも高い品質と信頼性を確保したという。

DRAM積層の3層積層型CMOSイメージセンサーの断面構造