Intelにとってモバイル製品の「Atom Z2460(Medfield:メドフィールド)」は企業戦略上、非常に重要なチップだ。なぜなら、もはやIntelの最大の弱点とも言えるスマートフォン市場に切り込むための切り札だからだ。正確には、Medfieldから始まる一連のスマートフォン向けSoC(System on a Chip)がIntelにとって重点製品群で、Medfieldがその皮切りとなっている。

　Intelは2006年前後に、当時「LPIA(Low Power Intel Architecture)」と呼ばれていたAtom系CPUコアの製品の計画を明らかにした時から、スマートフォン市場をターゲットとしていた。その時点から狙うことができるとは考えておらず、「長期的な」ターゲットはスマートフォンだと説明していたが、ここまで長期になると予想していたかどうかは疑わしい。現時点でも、IntelのAtomは、スマートフォン市場に順調に浸透しているとは言いがたいからだ。

　Atomがスマートフォン市場に浸透できない原因はいくつかあるが、大きな理由の1つは、Intelが携帯電話向けSoCの経験が不足していたことにある。スマートフォン向けに開発されたSoCと比べると、従来のAtom系チップは実装面積や電力消費、パッケージングなど、さまざまな面で不足している部分があった。

　それに対して、Medfieldは、Intelがスマートフォンを研究した結果からうまれたプラットフォームで、スマートフォン向けのさまざまなフィーチャが織り込まれている。Intelが満を持して、スマートフォン市場で戦うために出して来たのがMedfieldだと言える。Medfieldは、出荷以来、中国やインド、ロシアなどで採用製品が登場、米国にも入っている。しかし、メジャーにはまだ遠い。

　Intelは、32nmプロセスのMedfieldである程度の足がかりを掴もうとしているように見える。Intelは、今年(2012年)の春のIntel Developer Forum(IDF) BeijingやInvestor Meetingなどのカンファレンスで、スマートフォン市場への取り組みを大きく取り上げている。PC市場をいくら寡占しても、モバイル市場へ伸ばすことができないと、株主からの風当たりも強いという状況にあるため、Intelも必死だ。

　MoorestownのSoC「Lincroft(リンクロフト)」は45nmであったのに対して、MedfieldのSoC「Penwell(ペンウェル)」は32nmプロセスで、微細化の恩恵がある。Intelは、Medfieldの後、22nmプロセスの「Merrifield(メリフィールド)」プラットフォームで本格的な反攻に繋げるつもりだと推測される。

　Intelのプロセス技術は、大きく分けてハイパフォーマンスCPU向けのプロセスと、モバイル向けのSoCプロセスの2系統があり、これまでは、SoCプロセスの方が3四半期以上遅れていた。IntelはAtom向けのSoCプロセス技術の微細化をスピードアップして、モバイル市場でも、プロセス技術の強味を活かそうとしている。現状では、SoCプロセスの製品はIntelが32nmであるのに対して、ファウンドリプロセスは28nmに移行しつつあり、ほぼ同列となっている。

Intel&ファウンドリプロセスロードマップ PDF版はこちら

　では、Medfieldでは、何が新しいのか。Intelは先週米クパチーノで開催された半導体チップカンファレンス「Hot Chips 24」で、Medfieldの概要を発表した。Medfieldのポイントは、従来のAtomベースのモバイル機器向けプラットフォーム「Moorestown(ムーアズタウン)」に対して、より小さな実装面積、少ないスタンバイ電力、少ないタスク当たりの電力、高いビデオ/3Dグラフィックス/カメラ性能を達成することにある。一言で言えば、スマートフォンに収まる実装サイズと電力で、現在の先端スマートフォンに匹敵する性能レンジを達成しようとしている。

　下はIntelのMedfieldベースのスマートフォンリファレンスプラットフォームの基板だ。左のフロントの一番下に据えられているのがPenwell SoCで、パワーデリバリICとベースバンドモデムチップをPenwellの隣に配置している。中央の大きな黒い部分はバッテリで、基板はバッテリを回り込むようにレイアウトされている。

　リファレンス基板上にDRAMチップが見当たらないことからわかるように、Penwellでは、多くのスマートフォン用SoCと同様に、DRAMチップはパッケージ内に封止されている。一般的なPackage-on-Package(POP)と呼ばれるパッケージを重ねる方式で、チップの厚みは増えるが、低コストに積層できる。Penwellの場合は、POP版の厚みは1.4mmとなっている(SoCだけなら0.8mm)。PoPはOEM側でもできると説明された。下のスライドはHot Chipsで示されたものだ。

Medfieldの発表を行なったIntelのRumi Zahir氏

　封止されているのはLPDDR2で、2チップがワイヤボンディングで上段のパッケージに収められている。Hot ChipsでMedfieldの発表を行なったIntelのRumi Zahir氏は、パッケージングがPenwellの重要な要素だと語っている。POPでは、従来は基板上だったメモリ配線のトレース長が短くなるため、電力面でも効率が上がる。

　ちなみに、LPDDR2は通常はx16またはx32で、Penwellはx32のLPDDR2インターフェイスを2チャネル備えている。サポートするDRAMデンシティは1Gbits、2Gbits、4Gbits。各チャネルが2ランクも可能で、最大2GBとなっているため4チップまでのサポートが可能だ。

　メモリの転送レートはLPDDR2の現在の一般的なトップレートである800Mt/secで、2x32で6.4GB/secのメモリ帯域となる。メモリ帯域では、異例なApple A5X(128-bitインターフェイス)を除けば、現在のハイエンドモバイルSoCクラスとなる。

　Penwellチップ全体のレイアウトは下のようになる。図の中で、横に並べたのは45nm版のLincroftのダイだ。2011年のCOMPUTEXで公開されたPenwellのウェハから割り出したダイサイズを元に、ほぼ同縮尺になるように並べてある。

　Lincroftと比べると、Penwellは微細化した分だけCPUコアの占める割合が低くなっている。LincroftのCPUコアは45nmの「Bonnell(ボンネル)」で、PenwellのCPUコアは32nmの「Saltwell(ソルトウェル)」。アーキテクチャは大きくは変わらないが、45nmに対して32nmはほぼ半分のサイズとなっている。

　ちなみに、ARM系モバイルSoCは、現世代では多数が2CPUコアに移行しており、4CPUコアも登場しているが、IntelのPenwellはシングルコアのままだ。ARM系コアと比べると、IntelコアはAtom系であってもダイ面積が大きいため、2コア化が難しいという事情がある。しかし、シングルスレッド性能が相対的に高い上に、2スレッドのマルチスレッディング機能Hyper-Threadingも実装している。このあたりはトレードオフだ。

　Penwellでは、CPUコアの面積が減った分、他の機能ユニットの面積が増えた。また、LincroftではI/Oはチップの左右エッジを占めるだけだが、Penwellは4エッジがI/Oになっている。これは、2チップソリューションだったMoorestownのLincroftから、ワンチップソリューションのMedfieldではPenwellに全てのI/O機能も統合したからだ。IntelのZahir氏は、Penwellについて「(ダイサイズは)完全にI/Oリミテッドなチップだ」と説明している。

Medfieldのダイ PDF版はこちら

　インターフェイス回りはスマートフォン的で、PC業界では馴染みの薄いものも多い。モバイルで一般的なMIPI(Mobile Industry Processor Interface)系インターフェイスが実装されている。ディスプレイ出力はHDMI 1.3aが1リンクと、MIPI-DSI(Display Serial Interface)が2リンクという構成になっている。ディスプレイエンジンは3パイプで、3画面を並列に出すことが可能だ。

　左下のカメラ用のイメージシグナルプロセッサが大きな面積を占めているほか、右上のオーディオアクセラレータもかなりの面積を占めている。カメラは2個サポートする。

　CPUコア自体は100MHzから1.6GHzまでの広い動作周波数のレンジを持つ。通常の状態で持続的に動作する最高周波数であるHFM(High Frequency Mode)は1.3GHzで、消費電力は500mW程度。負荷が高い場合には一時的に1.6GHzのバーストモードまで引き上げることが可能だ。消費電力は750mWとなる。負荷が低い場合のローパワーモードLFMは600MHzで175mW。ウルトラローパワーUltra-LFMでは100MHzで50mWとなる。電力が大きく下がるのは、動作周波数と同時に電圧もアグレッシブに切り替えているからだ。

　Intelの発想は「レーストゥアイドル(Race to idle)」、つまり早くジョブを終わらせてスタンバイモードに入ることにある。その方が、結果的に電力消費が低くなるというもので、下のスライドの例を示した。同じWebブラウジングのレンダリング処理を行なう場合、600MHz時のパフォーマンスと電力を1とすると、1.5GHz時にはパフォーマンスは2.24倍になるが、早く終わるため消費するエネルギーは81%に減るという。最近は、ARM系SoCも、ほぼこれと同じ説明をしており、業界のコンセンサスとなっている。

　ちなみに、Penwellの場合は、CPUコアだけでなく、他のユニットについても同じ発想で設計されているという。イメージプロセッシングプロセッサやGPUコア、ビデオデコーダなども、早くジョブを終わらせてセーブステートに入ることで、電力消費を抑える。

　また、IntelのPC向けCPUでは、現在、CPUコアとGPUコアの間で、動的な負荷分散とブーストを行なっている。例えば、CPUコアの負荷が低く、GPUコアの負荷が高い場合は、GPUコアをブーストする。その逆もOKで、両コアの合計の消費電力で、電力枠に収まるようにバランスを取る。

　Penwellでもこれと同じような仕組みを備える。PC向けCPUのように、CPUコアとGPUコアの間だけではなく、他のコンポーネントの間でも電力のロードバランスを取ることができるという。例えば、カメライメージプロセッサとGPUコアなどの間で、バランスを取り、グラフィックス描画を妥協することでイメージプロセッサの性能を上げることができるという。

　Intel CPUコアの電力ステート階層はほぼ共通している。下の図のようにクロックゲイティングを行なうステートがC1/C2で、パワーゲートを行なうステートがC6だ。PenwellのSaltwell CPUコアの場合は、C6ステートからの復帰レイテンシは100マイクロ秒(us)以下となっている。パワーゲーティングからの復帰レイテンシが非常に短いのは、Intel系CPUでは、パワーゲート時にCPUコアのアーキテクチャルステートをオンチップの待避用SRAM領域にセーブ、そのSRAM部分だけ通電してステートを保持するからだ。下のスライドは、Hot Chipsで示されたもの、図はIntelがPenryn発表時に説明したCステート制御の仕組みだ。

C6ステート PDF版はこちら

　MedfieldはモバイルSoCであるため、加えて、システムステートの概念が導入されている。ポイントは、SoC全体でのオンとオフのモードの間に、中間的なステートが導入されたこと。消費電力が極めて低いが、復帰レイテンシが短いモードだ。考え方としては、CPUコアのC6的なモードをSoC全体に当てはめたようなイメージだ。

　システムの電力ステートが通常のアクティブのS0である時は、CPUコアはC0からC6のいずれのステートも可能で、他の機能ユニットも状況に応じてオン状態だったりパワーゲートされた状態にある。例えば、カメラが使われていない間は、S0であってもイメージプロセッサはパワーゲートされた状態にある。

　下の「CPU Active」のスライドは、CPUコアとグラフィックスやオーディオ、ビデオなどが動作している状態で、例えば、動画再生時などがこの状態に当たるという。CPUコアがC6に入った状態が「CPU off」で、グラフィックス系アクセラレータは全て動作しているがCPUコアがパワーゲートされている。CPUコア部分で一部だけ赤く残っている領域が、CPUコアのアーキテクチャルステートを保持しているSRAMだと見られる。

　新たなステートである「S0i1」システムステートになると、CPUコアはC6で、LPDDR2はセルフリフレッシュに入る。しかし、この状態でも典型的にはディスプレイはオンで、使われていない他の多くのユニットもパワーゲート状態に入る。この状態は、例えばホームスクリーンを表示したり、Webのレンダリング結果を表示している状態などを想定している。電力消費はSoC全体でmWのレンジだが、復帰のレイテンシはマイクロ秒(us)レンジと短い。

　下のスライドのように、SoC全体がほとんどオフになっていることがわかる。動作しているのはパワーマネージメントユニットと、CPUのステート保持SRAM、それからディスプレイコントローラの一部など限られた部分だけだ。

　もう1段階進むと「S0i3/S3」となる。このステートでは、ディスプレイもオフになり、CPUコアもオンチップのステートまでメモリに書き出されて完全にオフになる。他の機能ユニットもオフになり、LPDDR2は当然セルフリフレッシュで、起きているのはパワーマネージメントユニットだけとなる。この状態での電力消費はマイクロワットレンジで、復帰レイテンシはミリ秒(ms)となる。通常のSoCのオフ状態だ。

　Penwell全体は45のパワーアイランドに細分化されて管理されている。パワーデリバリチップからの電力供給は13レーンで、うち4レーンが各種I/Oユニット、4レーンがデジタルロジック&SRAM、2レーンがメモリ、3レーンがアナログとなっている。OS Power Management (OSPM)のインターフェイスでOS側からの制御が可能で、そのためのソフトウェアモジュールも用意する。

　現在、Intelが提供しているのはAndroid OS向けのモジュールで、基本のAndroid Power Management Kernelはそのまま修正しないで流用できるという。Intelが加えたのは、下のスライドで茶色の部分で、Power Management Unit(PMU)にアクセスするためのPMUドライバ周りと、PMUドライバと連携するプロセッサドライバのアイドルハンドラが加えられた。また、専用のサーマルやグラフィックスなどのドライバ群も提供される。

　前世代のMoorestownまでのモバイル向けAtom系プラットフォームは、とてもスマートフォン向けとは言い難かった。しかしMedfieldでは、ようやくスマートフォンに載せることができる機能を整えた。Intelもようやくスマートフォンレースに参加できるようになったわけだ。今後は、プロセス技術の強味をどうやってAtom系にもたらすかというフェイズに入る。22nmプロセスのMerrifieldでは、22nm版Atom CPUコアの「Silvermont」をデュアル構成にしたSoC「Tangier(タンジール)」になる。