笠原一輝のユビキタス情報局
Intel、22nm世代のAtom CPUコア「Silvermont」の詳細を公表
～最大8コア構成で前世代から性能は3倍、電力は1/5に
（2013/5/7 02:00）
米Intelは6日(米国時間)にWebキャストによる記者会見を開催し、今年(2013年)後半に投入を予定している22nmプロセスルールのAtom CPUコア「Silvermont」(開発コードネーム、シルバーモント)の詳細を明らかにした。
Silvermontでは、従来は2つまでだったCPUコアが最大8個にまで拡張されるとともに、実行ユニットは従来製品までのIn-Order型(CPUに投入された命令を来た順に実行していく方式)から、一般的なCPUで採用されているOut-Of-Order型(分岐予測に基づき順番を入れ替えて効率よく実行していく方式)へと変更されるなど、大幅な性能強化が実現されており、ピーク性能は最大で現行世代の3倍に引き上げられているという。
Silvermontは、3Dトランジスタなどの採用により低消費電力を実現した22nmプロセスルールに最適化されて設計されているが、マイクロアーキテクチャレベルでもさまざまな省電力機能を実装することにより、プロセッサコアの電力は現行世代に比べて5分の1になるという。
Silvermontコアは、今年の後半に市場投入ないしは出荷を予定しているSoCに搭載が計画。マイクロサーバー向けの「Avoton」(アヴァトン)、ネットワーク機器向けの「Rangeley」(ラングレー)、タブレットやネットブック/ネットトップ向けの「Bay Trail」(ベイトレイル)、スマートフォン向けの「Merrifield」(メリーフィールド)といった製品が予定されている。
LPIAとして開発されてきたAtomの歴史
IntelのAtomプロセッサの歴史は、2008年にネットブック、ネットトップ向けとして投入されたAtom N270/230(開発コードネーム：Diamondville)、UMPC(Ultra Mobile PC、11型以下のディスプレイを持つ超小型PC)向けとして投入されたAtom Z500シリーズ(開発コードネーム：Menlow)から始まっている。
最初はこうしたWindows PCに投入された後、組み込み向けといった製品にも投入され、IA(Intel Architecture)がこれまで入っていけなかった、低消費電力CPUが必要な製品に採用された。
従来より低消費電力なIAということで、LPIA(Low Power IA)として総称されるAtomプロセッサは、PC向けのCoreプロセッサのように1つの開発コードネーム=製品という形ではなく、用途に応じた開発コードネームが用意され、別のプロセッサとして投入される。これは、フォームファクタの種類があまり多くなく、1つのCPUですべての製品をカバーできるPC市場とは異なり、組み込み市場の製品が多種多様なためだ。
図1は主立ったコンシューマ向けのAtomプロセッサの変遷を図にしたもので、コンシューマ向けだけでもこれだけのバリエーションが用意されている。
このように複数のバリエーションがあるAtomだが、製品のコアとなるx86プロセッサの部分は、1つの設計となっており、世代に応じて基本設計部分が更新され、それを元に用途に合わせた製品に落とし込む。
Atomの開発手法
こうした手法は、Atomがターゲットとしているモバイル機器やネットワーク機器などの組み込み向けの半導体では一般的に利用される方式だ。例えば、スマートフォン向けで最大手となるQualcommのSnapdragonシリーズは、「Krait」(クレイト)とよばれるARM v7の命令セットアーキテクチャを採用した独自のCPUコアを開発し、それを複数の製品に組み込んでいる。具体的には、現在多くの製品で採用されている「Snapdragon S4」(一部の例外はあるが)や、今後登場する「Snapdragon 800/600/400」シリーズでもKraitが組み込まれている。
CPUコアを独自に開発しない会社の場合には、ARMからライセンスを受けたプロセッサコアのデザインを組み込むという形になっている。例えば、第2四半期から搭載製品が登場予定のNVIDIA「Tegra 4」では、ARMが開発したCortex-A15がCPUコアとして採用されている。
このように、自社で開発するのか、他社からライセンスを受けるのかはともかく、現代の組み込み向けプロセッサの設計では、CPUなど種々のコアをモジュラー形式で自社の半導体チップに組み込んでいくという形が一般的なのだ。
IntelもAtomプロセッサの開発ではこうした手法を採用しており、GPUに関しては他社からライセンスを受けて自社製品に組み込んでいる。現行製品で言えばAtom Z2760(Clover Trail)はCPUはIntel自社設計だが、GPUはImagination Technologiesからライセンスを受けたPower VR SGX544を組み込んでいる。
CPUに関しては一貫して自社で開発しており(もちろんx86プロセッサコアを開発しているのはIntel、AMD、VIA子会社のCentaur Technologiesぐらいしかないので、必然的に選択肢は自社で開発するしかないのだが)、各世代(プロセスノード)で下記のような製品が開発されている。
Atom最初世代の製品は45nmプロセスルールで製造されたが、その世代では「Bonnell」(ボンネル)と呼ばれるLPIAコアが各製品(Diamondville、Menlow、Pine Trail、Moorestown、Oak Trail)に採用された。
32nmプロセスルールに微細化された第2世代のSaltwell(ソルトウェル)は、Bonnellの微細化版で、基本的な機能やアーキテクチャなどはBonnellと同等になっている。SaltwellはAtomの現行製品であるAtom Z2400シリーズ(スマートフォン/Androidタブレット向け、Medfield)、Atom Z2670(Windowsタブレット向け、Clover Trail)、Atom Z2500シリーズ(スマートフォン/Androidタブレット向け、Clover Trail+)などに採用されており、現在でもWindows 8タブレットやIAベースのスマートフォンやタブレットなどに搭載されている。
| 【表1】Atomのプロセッサコア | ||
|---|---|---|
| 開発コードネーム | プロセスルール | 詳細 |
| Bonell | 45nm | In Order型の実行ユニットを備える最初のLPIAデザイン |
| Saltwell | 32nm | Bonnellの32nm版 |
| Silvermont | 22nnm | OOO型の実行ユニットなどの新マイクロアーキテクチャを採用 |
| Airmont | 14nm | Silvermontの14nm版? |
Out of Order型の命令実行に対応
そして、今回Intelが概要を発表したのが、Silvermontだ。Silvermontでは、マイクロアーキテクチャが一新され、全く新しいCPUとして登場する。最も大きな変更は、命令実行する際に、命令分岐の予測に基づいて実行する順番を入れ替えて実行するOut of Order型になっていることだ。Out of Order型の命令実行は現在の一般的なCPU(例えばIntelのCoreプロセッサなど)で採用されている命令実行方式で、CPUに対して発行された命令をデコーダで内部命令に変換したあと、命令の順番を入れ替えて実行する。こうすることにより、CPUリソースをより効率よく利用することができ、命令実行時の性能を向上させることができる。
ただし、実際のプログラムの命令には、今実行している命令の結果を、次の命令実行に利用することがある。だが、Out of Orderで準備を入れ替えると、結果を待たなければ実行できない命令が先に実行される可能性がある。もちろんそのような実行をしても意味がないので、そうして実行された命令の結果は破棄せざるを得なくなり、無駄が発生する。
そこで、CPUには分岐予測器と呼ばれる、命令の分岐を予測するエンジンが備えられており、その予測に基づいて命令を入れ替えて効率よく実行していく。つまり、分岐予測の精度を高めることがOut of Order型のCPUでは求められる。だが、分岐予測の精度を高めようとすると、分岐予測器のCPUダイに占める割合が増えてしまい、複雑化するため、消費電力が上昇する。
このため、従来のBonnell/SaltwellではIn Order型と呼ばれる、命令を順番に実行していく方式が採用されていた。ただIn Order型のCPUでは、来た命令を基本的には順番に実行するため、前の命令実行が終わり、結果がメモリが書かれるまで、CPUが無駄に待機状態になる。これを避けるために、Bonnell/Saltwellでは仮想複数スレッド実行(SMT、いわゆるHTテクノロジ)の仕組みを導入して、命令実行効率を高める工夫がされているが、それでも無駄になっている部分は少なくなかった。
Bonnellが設計された頃は、さまざまな制約の中で低消費電力を実現するために、In Order型が採用されたのだろうが、性能を上げていくにつれ、今度はそれ自体が制約になりつつあった。しかし、プロセスルールも2世代進み、クロックゲーティングやパワーゲーティングなどプロセッサ全体で電力を削減する手法も進化したことで、Out of Order型にしたとしても、十分な低消費電力を達成する目処が立ち、Silvermontではの採用となった。なお、Out of Order型の命令実行が可能になったため、SilvermontではSMTの機能は実装されていない。
性能向上と、電力効率、メモリアクセスの改善
Intelによれば、Silvermontのマイクロアーキテクチャ設計では、性能向上、電力効率の改善、メモリアクセス効率の改善という3つに主眼を置いたという。
性能向上という点では、すでに述べたOut of Order型実行の採用が最大の変更となる。ただし、従来のAtomで採用されているマクロ命令実行(Macro operation execution)の仕組みは引き続き採用されている。このほか、プロセッサコア内部でのレイテンシやスループットの改善、命令実行パイプラインの管理の最適化などが施されている。
電力効率の改善という意味では、Out of Order型の採用による分岐予測器の効率をできる限り高めている。Silvermontでは、分岐予測に失敗したときに被る性能低下が減少しており、少ない電力でより効率よく命令を実行できるようになっているという。
メモリアクセスの改善では、キャッシュ性能の向上がみられる。L1キャッシュ容量は32KB(命令)+32KB(データ)と変わらないが、キャッシュアクセスのレイテンシと帯域が改善。また、Out of Order型のメモリトランザクションが可能なほか、ハードウェアによる先読みが複数段階でできるようになっており、総合的な性能向上につながっているという。
もう1つのユニークな点はプロセッサそのものがモジュールデザインとなっていることだ。Silvermontでは2つのコアと1MBのL2キャッシュが1つのモジュールとして構成されており、それを2つ、3つ、4つと増やしていくことで、2コアから、4コア、6コア、8コアへとプロセッサコアの数を増やしていくことができる。これにより、多くのコアが必要なマイクロサーバー向けには8コア向け製品を、さほど必要としないスマートフォン向けにはデュアルコアをというデザインが可能になっている。なお、Intelによれば、シングルコアの特別設計も可能で、その場合はコア1つ+L2キャッシュという構成になる。
通常2コア+L2キャッシュ(1MB)から構成されているモジュールは、システムエージェントと呼ばれるシステムバスにIDIとよばれるポイントツーポイントの内部バスで接続される。IDIはリード、ライト、それぞれのチャネルを備えた高速バスで、キャッシュの整合性はこのIDIとシステムエージェントを通じてとられることになる。なお、メモリコントローラは、システムエージェント経由で接続される。
Silvermontでは、従来のAtomでは対応していなかった拡張命令セットにも対応する。Bonnell/Saltwell世代ではCore 2プロセッサ(Merom)でサポートされていたMMX/SSE 3までの対応となっていた。Silvermontでは、第1世代のCoreプロセッサ(Westmere)で対応していた拡張命令セットに対応。具体的には表2のような拡張命令セットが追加される。
| 【表2】Silvermontで追加される新命令セット | |
|---|---|
| 機能 | 詳細 |
| AES-NI | AES暗号化/解読の命令セット |
| PCLMULQDQ | AES-GCMの処理性能を向上させる新命令 |
| Intel Secure Key | ランダムな番号生成命令 |
| VMFUNC | VMXが新しいEPTポインターをロードすることを許可 |
| SSE 4.1 | SSE 4.1で追加された47の新命令 |
| SSE 4.2 | SSE 4.2で追加された7つの新命令 |
| Intel VT-x2 | ページテーブル拡張など |
| Real Time Instruction Tracing | 携帯電話でのデバックなどに利用できる実行コード |
| Intel OS Guard | アプリケーションコードを利用したOSへの攻撃を防止 |
| TSC Deadline Timer | より正確なタイマー割り込みを可能にする |
| LBR Filtering | LBR(Last Branch Record)のフィルタリング |
ただし、第2世代Coreプロセッサ(Sandy Bridge)で追加されたAVX、そして第4世代Coreプロセッサ(Haswell)で追加される予定のAVX 2には対応しない。SIMD系の拡張命令に関してはSSE 4.1/4.2までの対応となる。もちろん、こうした拡張命令はハードウェアが対応していない場合、ソフトウェアは従来のx86命令を利用して実行するので、ソフトウェアの互換性に関しては何の心配もなく、IA用に作られたWindowsやAndroidなどのアプリケーションは、そのままSilvermontでも実行できる。
追加された命令セットで目につくのは、サーバー関連の命令セットだろう。VT-x2、VMFUNCなどの仮想化ソフトウェア向けのアクセラレーション機能や、AES-NIなどの暗号化関連の命令セットがそれにあたり、マイクロサーバーなどの用途が今後大きく広がっていくと予想されていることが理由だろう。
新しいSoC向けの22nmプロセスルールに最適化された設計で低消費電力を実現
すでに述べたとおり、Silvermontコアのデザインを採用した各種のAtomプロセッサは、Intelの22nmプロセスルールで製造され、今年後半に市場投入する計画だ。他のSoCベンダーは、その時点でも主力製品は28nmプロセスルールに留まることになる可能性が高く、他社に対するアドバンテージは大きい。
IntelがSilvermontで利用する22nmプロセスルールは、基本的な技術は第3世代Coreプロセッサ(Ivy Bridge)や、第4世代Coreプロセッサ(Haswell)の製造に利用されているP1270と基礎技術は共有しているが、SoC用に最適化されたP1271となる。
共有している部分はトランジスタの設計など基礎的な部分だ。Intelは22nmプロセスルールでトライゲートと呼ばれる、3D形状のゲートを採用したトランジスタを採用している。トライゲートトランジスタの恩恵は2つあり、ゲートの性能が向上することで、低電圧時の速度が35%向上する。これによりアクティブ時の消費電力が削減でき、あるいはリーケージパワーとよばれるトランジスタから漏れ出る電力を大幅に削減できる。現時点ではトライゲートトランジスタを、量産向けの製造技術で採用できているのはIntelだけで、単にプロセスルールの世代が1つ進んだという以上のアドバンテージを持っている。
CoreプロセッサやXeonの製造に利用されるP1270が、多少消費電力を犠牲にしても性能を発揮できるようになっているのに対して、Atom製造に利用されるSoC向けのP1271はそのレンジもカバーしつつ性能を多少犠牲にすれば圧倒的な低消費電力が実現できるようにチューニングされている。そのレンジであっても、32nmプロセスルールに比べると性能が向上しており、32nm世代に比べると30%ほどトランジスタ性能が向上しているという。
また、P1271では、複数の種類のSoCを製造することが想定されているため、インターコネクトと呼ばれるダイ内部での配線構造やレイヤーも複数のオプションが用意されており、用途に合わせて採用できる(CPU用のP1270には1種類のみ)。また、SoCの用途を考えると、モデムのベースバンドなどのアナログ回路をダイ上に実装することも想定されるため、アナログ回路を実装した場合の性能も改善されているという。現在Intelはモデムを統合したスマートフォン向けSoCを提供していないが、P1271の導入によりその可能性がでてきたということができるだろう。
他社のIPを迅速に最適化するツール類も用意
今回Intelは、Silvermontを設計するにあたり、マイクロアーキテクチャレベルでもいくつかの省電力機能を実装している。例えば、従来のAtomプロセッサにも、プロセッサのPステートを負荷に応じて変更する機能が実装されていたが、Silvermontではそれがさらに拡張されている。Pステートとは、OSが稼働している状態(つまりACPIの状態定義でS0にあるとき)によって、周波数と電圧を動的に変更する機能で、以前IntelがSpeedStep Technologyと呼んでいたものだ。
Silvermontではさらに、Coreプロセッサで採用されているTurbo Boost Technologyに似た機能が実装され、システムの温度に余裕がある時、規定以上にクロックと電圧を動的に引き上げ、性能を向上させる。SilvermontではSoC上に実装されている内蔵GPUとセットでこの機能を利用でき、GPUをあまり使っていない場合にはその分CPUのクロック周波数を引き上げたり、その逆にCPUを使っていない時にはGPUの分を引き上げることが可能になっている。
なお、Cステートとよばれる、アイドル時のCPUの省電力機能に関しては、従来世代のAtomと同じくC6までのサポート。S0ixとよばれるOSを稼働状態にしたままCPUやSoC全体の電力をほとんどゼロにする機能にも対応するが、C6でキャッシュをほぼオフにでき、スタンバイモードへの移行や復帰にかかる時間も従来世代に比べて高速になっているという。
このほか、IntelはP1271の導入に合わせてツールやライブラリの改善を行なう。現代のSoCは自社のIPだけで設計することは難しく、Intelは32nmプロセスルール世代のAtomでは、Imagination TechnologiesのPower VRシリーズのGPU IPを自社SoCに搭載している。そのため、こうしたIPを提供する会社は、TSMCやGLOBALFOUNDRIESなど半導体委託生産を行なうファウンダリのプロセスルールに最適化した状態でSoCベンダーに提供しているが、自社ファブおよびプロセスルールで生産するIntelの場合はこの作業を自社で行なわなければならない。従って、その分時間が必要になり、他社のIPを実装するのに1世代遅れになっていたりということがあった。
22nmプロセスルール世代ではこうしたことを避けるために、ツールやライブラリを改善し、他社のIPを組み込む場合に、より迅速に対応できるようになるという。地味な点だが、SoCもタイムツーマーケットが求められるだけに重要な改良だと言うことができるだろう。
32nm世代製品に比べて、処理能力で3倍、消費電力は5分の1に
IntelはSilvermontの性能に関しても明らかにしている。Silvermontは現行世代のSaltwellに比べて性能では2～3倍程度に向上し、省電力に関しては5分の1程度に削減されるという。また、Intelは具体的な製品名こそ挙げなかったものの、現在市場で販売されている他社のSoCとの比較データも公開しており、デュアルコアのSilvermontとクアッドコアの他社製品で比較した場合、性能が1.4～2.1倍、消費電力では3分の2～3分の1程度に削減できると主張している
Intelによれば、Silvermont搭載SoC、現時点では以下のような製品が計画されているという。
| 【表3】Silvermontが搭載される予定の22nmのAtom製品 | ||
|---|---|---|
| 開発コードネーム | 対象マーケット | 登場時期 |
| Avoton | マイクロサーバー | 2013年後半 |
| Rangeley | ネットワーク機器 | 2013年後半 |
| Bay Trail-T | タブレット | 2013年後半 |
| Bay Trail-M | ネットブック | 2013年後半 |
| Bay Trail-D | ネットトップ | 2013年後半 |
| Merrifield | スマートフォン | 2013年後半(OEM出荷)/2014年第1四半期(製品出荷) |
| 未定 | 組み込み機器 | 未定 |
特にIntelが力を入れていくのが、「Bay Trail-T」および「Merrifield」の開発コードネームで知られるタブレットとスマートフォン向けの製品だ。Intelによれば、タブレット向けのBay Trail-Tは今年の年末商戦をターゲットに搭載製品の販売が開始される予定で、スマートフォン向けのMerrifieldは今年中にOEMメーカーへの出荷が開始され、2014年第1四半期に搭載製品が登場という予定になっているという。
SilvermontのパフォーマンスがIntelの主張している通りであれば、徐々に浸透し始めているIntelのスマートフォン/タブレット向けソリューションでより大きな市場の拡大を実現するために非常に強力な武器となるだろう。