イベントレポート

IBM、同じ製造技術で性能を向上させた「z15プロセッサ」をISSCCで発表

 IBMは、昨年(2019年)9月に発表した最新世代のメインフレーム「IBM z15」に搭載するCPU「z15プロセッサ」の技術概要を、半導体回路技術の国際学会ISSCC 2020(2020年2月16日~20日に米国サンフランシスコで開催)で2月17日に公表した(講演番号2.7)。

 前世代のメインフレーム「IBM z14」をIBMが発表したのは2017年7月なので、およそ2年でメインフレームとCPU技術を刷新したことになる。IBM z14のCPU技術は2018年2月のISSCCでIBMが報告している(IBM、3年ぶりのメインフレーム用新CPU「z14」をISSCCで発表参照)。

 さらに前の世代である「IBM System z13」のCPU技術は2015年2月のISSCCで(IBMの次世代メインフレーム「System z13」を支える巨大なシリコン参照)、その前世代の「IBM zEnterprise EC12」のCPU技術は2013年2月のISSCCで公表しており(次世代SPARCプロセッサ「SPARC T5」と「SPARC64 X」参照)、IBMがメインフレーム用CPU技術をISSCCで講演するのは、恒例行事だとも言える。

前世代と同じ製造技術で性能を1割高めるという「無理ゲー」

 z15プロセッサの開発では、これまでとは違った厳しい制約が課せられた。z14プロセッサと同じ14nm世代のFin FET SOI(Silicon On Insulator) CMOS技術を使いながら、性能を高めるという課題である。製造技術の改良という、これまでのメインフレーム用プロセッサ開発が受けてきた恩恵を、z15プロセッサでは受けられなかった。基本的にはアーキテクチャと回路、レイアウトの工夫によって、性能を向上させなければならない。

 ちなみに「IBM zEnterprise EC12」のCPU(z12プロセッサ)は32nm世代のSOI CMOS技術、「IBM System z13」のCPU(z13プロセッサ)は22nm世代のSOI CMOS技術、「IBM z14」のCPU(z14プロセッサ)は14nm世代のFinFET SOI CMOS技術で製造された。z14プロセッサはシングルスレッディングの処理性能をz13プロセッサに比べて10%向上させている。

 z15プロセッサの開発目標は、シングルスレッディングの処理性能をz14プロセッサに比べて10%高めること。同じ製造技術で「これをやれ」と言われるのは、ある意味「無理ゲー」だとも感じる。

z15プロセッサの開発目標とおもな達成手段。ISSCC 2020の講演スライド(講演番号2.7)から。内容のトーンが前向きなのが少し泣かせる

 順当であれば、製造技術は10nm世代、あるいは7nm世代に移行しているはずである。なぜ製造技術の改良という恩恵が受けられなかったのか。製造担当企業であるGLOBALFOUNDRIESが7nm世代の製造技術開発を休止してしまったことが、影響しているのは明らかだ。

 製造技術改良の恩恵が受けられないというのは、逆境ではあるものの、プロセッサ設計者の技量が問われる、ということでもある。「腕の見せ所」だと前向きに捉えることもできる。

 そこでz15プロセッサの開発では製造技術を微細化せずに、アーキテクチャを改良し、機能を追加し、キャッシュ容量を拡大し、CPUコアの数を増やした。そして開発目標を達成した。シングルスレッディング性能は10%どころか、14%も向上した。z14プロセッサが製造技術を微細化しつつもシングルスレッディング性能の向上は10%だったことを考慮すると、IBMのプロセッサ設計者は十分すぎる成果を挙げたと言えよう。

z15プロセッサの開発結果。ISSCC 2020の講演スライド(講演番号2.7)から

2種類のシリコンダイでCPUノードを構成

 z15プロセッサの開発ではどのような工夫があったのか。講演から少し詳しく見ていこう。まず製造技術は、前世代のz14プロセッサとまったく同じである。ISSCC 2018でz14プロセッサの製造技術を紹介したときと、まったく同じ講演スライドが提示されていた。

z15プロセッサの製造技術。金属配線の層数と幅、SRAMセルの大きさ、埋め込みDRAM(eDRAM)セルの大きさなどの基本的なパラメータは、前世代z14プロセッサとまったく同じである。ISSCC 2020の講演スライド(講演番号2.7)から

 z15プロセッサはz14プロセッサと同様に、2種類のシリコンダイで構成される。1つは演算処理ユニットのシリコンダイで、「CP(Central Processor)」と呼ぶ。もう1つはCPUノード間の接続と4次キャッシュを兼ねるシリコンダイで、「SC(System Control)」と呼んでいる。4個のCPダイと1個のSCダイで、1個のCPUノード(IBMは「「ドロワー(Drawer)」と呼称)を構成する。CPUノードを構成する4個のCPダイは、2個ずつのクラスタとなっており、クラスタ間はSCダイを介して接続する。

CPUノード(「ドロワー(Drawer)」の構成。z14プロセッサでは6個のCPダイが3個ずつに分かれてクラスタを構成していた。1個のCPは2本のPCIeインターフェイスを備えていた。z15プロセッサではクラスタを構成するCPダイの数が2個に減り、CP当たりのPCIeインターフェイスの数が3本に増えた。クラスタ当たりのPCIeインターフェイスの数は6本で変わらない。ISSCC 2020の講演スライド(講演番号2.7)から
IBM z15メインフレームでCPUノード(「ドロワー(Drawer)」とメインメモリを実装した状態の外観写真。ISSCC 2020の講演スライド(講演番号2.7)から
CPUノード(ドロワー(Drawer))間の接続アーキテクチャ。最大で5個のCPUノードをシステムに載せる。SCを介してすべてのCPUノードが相互に接続する。ISSCC 2020の講演スライド(講演番号2.7)から

前世代と同じ製造技術、同じシリコンダイ面積で中身を詰める

 z15プロセッサのCP(Central Processor)ダイは、12個のCPUコアとキャッシュ、メモリとインターフェイス、PCIeインターフェイス、CPダイおよびSCダイとの接続用バス(「X-BUS」と呼称)などを搭載する。動作周波数は5.2GHz、シリコンダイ面積は696平方mmで、この2つは前世代であるz14プロセッサのCPダイと変わらない。

 以下はz14プロセッサのCPダイからおもに変わった点である。まずトランジスタ数は92億トランジスタで、z14の61億トランジスタから大幅に増加した。CPUコアの数は12コアで、z14の10コアから2個増えた。CPUコアに付属する2次キャッシュの容量は、33%増加した。3次キャッシュ(共有キャッシュ)の容量は2倍に増えた。X-BUSインターフェイスの数は3本から2本に減った(クラスタ当たりのCPの数が2個に減ったため)。

z15プロセッサのCP(Central Processor)ダイの概要。ISSCC 2020の講演スライド(講演番号2.7)から
CP(Central Processor)ダイのCPUコアとキャッシュの構成。ISSCC 2020の講演スライド(講演番号2.7)から

 続いてSC(System Control)ダイである。SCダイ(ほかのCPUノード)との接続バス(「A-BUS」と呼称)、CPダイとの接続バス(X-BUS)、4次キャッシュなどを搭載する。動作周波数は2.6GHz、シリコンダイ面積は696平方mmで、この2つはz14プロセッサと同じである。

 大きく違うのはキャッシュ容量で、z14に比べて43%も増えた。当然ながらトランジスタ数も大幅に増加した。z14の97億トランジスタから、z15では122億トランジスタに増えている。

 キャッシュ容量の拡大に寄与したのは、電圧レギュレータの扱いである。z14では昇圧回路(チャージポンプ回路)と降圧回路、定電圧回路をオンチップで搭載していた。z15では昇圧回路をパッケージに追い出すとともに、降圧回路と定電圧回路をキャッシュのマクロに内蔵させた。これらの工夫によってキャッシュの容量密度を約80%も高めたとする。

z15プロセッサのSC(System Control)ダイの概要。ISSCC 2020の講演スライド(講演番号2.7)から

 開発したプロセッサは、z13およびz14に比べると低い電圧で同じ動作周波数を達成できた。言い換えると、同じ電源電圧であれば動作周波数が向上するし、同じ動作周波数であれば消費電力が減る。

動作周波数の逆数(遅延時間)と電源電圧の関係。ISSCC 2020の講演スライド(講演番号2.7)から
IBM z15メインフレームの概要(最大構成)と外観。ISSCC 2020の講演スライド(講演番号2.7)から
IBM z15メインフレームの外観と各部の機能。ISSCC 2020の講演スライド(講演番号2.7)から

 z15プロセッサは同じ製造技術での性能向上という厳しい課題を乗り越えて開発された。次世代のメインフレーム用プロセッサ(z16プロセッサ?)では、製造技術の微細化は避けられないだろう。7nm/5nm世代が候補だ。その場合にファウンドリはGLOBALFOUNDRIESではなく、TSMCあるいはSamsung Electronicsということになる。

 TSMCとSamsungのいずれも、7nm/5nm世代のFinFETロジック技術を提供できる。ただしこれはバルクCMOSであり、SOI CMOSについては良くわからない。たとえばSamsungの公式情報では、FD-SOI技術の最先端は18nm世代である。これではIBMの要求とは合致しないだろう。およそ3年後にどうなるのか。IBMにとっては厳しい環境が続く。