東芝、キャッシュメモリ向け不揮発メモリ回路を開発

　株式会社東芝は3日、新方式磁性体メモリ(STT-MRAM)回路の開発発表を行なった。高性能プロセッサおよびSoCに向ける。現在プロセッサのキャッシュメモリに用いられている揮発性メモリのSRAMと比較して、消費電力を約80%削減できるとする。

　SRAMは仕組み上、待機時でも電力を消費し続ける。同社によると、半導体チップにおいては、SRAMを用いたキャッシュメモリの容量増大とともに消費電力も増大しており、特に問題となっているのは、メモリ内部のリーク電流だとしている。

　この問題を解決する手段の一つは、揮発性メモリを不揮発性メモリに置き換えること。この際に生じる課題は、メモリ制御回路部(周辺回路)の消費電力が大きく、結果としてキャッシュメモリ全体としては十分に低消費電力化できていない点だった。

　東芝では今回、メモリ制御回路部を高速に電力遮断/復帰できるよう設計することで、キャッシュメモリの低消費電力化を図っている。具体的には、電源遮断後の復帰時間を減らすために、電源を遮断する領域を7つに分割し、各領域に電源スイッチを実装することで、メモリの動作状態に応じて動作に必要な部分以外は電源を遮断できるように改良した。また、書き込み/読み出し動作時の無駄な消費電力を削減する工夫も盛り込んだ。

　この結果、実測値では、最速22nsで電源遮断後からの復帰を確認したという。ちなみに東芝が発表したキャッシュメモリアクセスの平均待機時間は約30ns。

　同社では今後、新型磁性体メモリ素子の改良を行ない、2015年度中にプロセッサ全体の消費電力を10分の1まで低減できるメモリを目指すとしている。