Intel+AMD構成もできるチップレット標準化技術「UCIe」が2.0に進化。3Dパッケージングなどサポート

　UCIe Consortiumは6日(米国時間)、半導体チップの3Dパッケージングのサポートや相互運用性を高めた「UCIe 2.0」を発表した。

　UCIeはAMD、Arm、Intelらが策定したチップレット技術の標準規格で、ベンダーをまたいだ半導体チップを1つのパッケージに収めることができる。UCIe 2.0では、標準化されたシステムアーキテクチャのサポートにより、SIP(System-in-Package)における管理、試験、デバッグといった点での課題を改善。ベンダーに依存しないチップレットの相互運用が可能となる。

　また、新たに3Dパッケージングをサポート。従来の2Dや2.5Dパッケージングと比べて帯域幅の向上と電力効率の改善を実現する。加えて、ハイブリッドボンディングに最適化されたUCIe-3Dは、10～25μmと大きいものから、1μm以下と小さいものまで、幅広いバンプピッチに対応する。

　そのほか、相互運用性やコンプライアンステストに最適化されたパッケージデザインを採用。UCIe 1.1および1.0との完全な後方互換性も確保している。