Intel、次世代省電力コア「Tremont」でシングルスレッド性能を改善

「Tremont」のマイクロアーキテクチャ

　米Intelは24日(現地時間)、米カリフォルニア州サンタクララで開催されているLinley Fall Processor Conferenceにおいて、次期省電力コア「Tremont」のマイクロアーキテクチャを公開した。

　低消費電力のIoTやデータセンター向けに開発されたCPUコアで、3Dパッケージング技術「Foveros」を用いて、ビッグコアなどとともに「Lakefield」に実装される。Lakefieldは、Microsoftの2画面端末「Surface Neo」に採用される予定。

　Tremontはシングルスレッド性能を重視しているほか、ネットワーク分野においてすぐれた電力性能費、面積性能費を実現。また、新しい命令集も実装される。

　高いシングルスレッド性能を実現するために、上位のCoreプロセッサと同クラスの分岐予測が採用されているほか、6アウトオーブオーダー命令デコード、4アロケーション、10つの実行ポート、デュアルロード/ストアパイプライン、クアッドコアモジュール設計、そして4.5MBの共有L2キャッシュなどを搭載する。

　同社によれば、同じクロックのGoldmont Plusコアと比較して、平均で30%超のシングルスレッド性能強化が図られているという。

Tremontの特徴

フェッチや分岐予測の強化

デコーダの特徴

整数実行ユニット

ベクタ実行ユニット

メモリの実行

メモリサブシステムの特徴

Speed Shift技術や各種セキュリティ技術も実装された

シングルスレッドの性能が向上した