ダイサイズ35%減はどのように実現したのか？明らかになったZen 4cコアの正体

AMDが公開したBergamo、8つのCCDと1つのIODから構成されている。1つのCCDに16個のZen 4c CPUコアが内蔵されており、パッケージ全体で128コア構成が可能になる

　AMDは、6月13日(米国時間)に米国カリフォルニア州サンフランシスコ市内の会場において「Data Center and AI Technology Premiere」という名称のイベントを開催し、基調講演の中でデータセンター向けソリューションを発表。その中での技術的な注目は、Zen 4cコアを採用した「EPYC 97X4」だろう。

　Zen 4cはZen 4と内部構造の多くを共有しているが、CPUコアのダイサイズが35%削減されている。これはどのように実現されたのか解説したい。

ダイサイズが35%縮小されているZen 4cを採用し最大128コアを詰め込む

Data Center and AI Technology Premiereの基調講演でEPYC 97X4を発表するAMD リサ・スー 会長 兼 CEO

　EPYC 97X4(開発コードネーム:Bergamo)は、昨年(2022年)の11月に発表した第4世代AMD EPYCプロセッサー(以下第4世代EPYC、開発コードネーム:Genoa)の製品バリエーションとしなる。製品名も第4世代のEPYCを意味する9004シリーズのモデルナンバーが割り当てられているなど、第4世代EPYCの一製品という位置づけになっている。

　AMDは以前から、GenoaのバリエーションとしてBergamoとGenoa-X、そして今年(2023年)後半にリリースを予定している通信キャリア向けの「Siena」(シエナ)を計画していることを明らかにしており、今回は予定通りBergamoとGenoa-Xが発表された。

Zen 4ベースのGenoa(左)とZen 4cベースのBergamoの違い(出典：Zen 4c Architecture、AMD)

　そのBergamoだが、最大の特徴は1ソケットで最大128コアと、Genoaの最大96コアから増えていることだ。そうしたCPUコア数を増加させることができた最大の要因は、Zen 4cとAMDが呼んできた小型版Zen 4コアを採用していることだ。

　AMDの最近のCPU(特にサーバーとデスクトップ)は、チップレットと呼ばれるパッケージ基板上で複数のダイ(CPUのダイのことをCCD=Core Chiplet Dieと呼んでいる)を載せる技術を採用することでメニーコアを実現している。

　Genoaでは、1つのCCDにCPU 8コアという構成になっており、このCCD 12個とIOD(IO Die)が1つ搭載されていることで、96コアというCPUコア数を実現している。

BergamoのパッケージはGenoaと同じ

　それに対して、BergamoではZen 4cというCPUコアを採用。Zen 4cのコアはZen 4と比較して35%削減されているため、CCD 1つに16コアを詰め込むことが可能になった。BergamoではこのZen 4cの16コアから構成されるCCDを8つ、そしてIOD 1つがパッケージ上で統合されており、128コアCPUが実現されているのだ。

Zen 4cで小型化できた最大の要因は?

Zen 4cはCPUコア1つあたりのダイサイズが35%縮小している(出典：Zen 4c Architecture、AMD)

　そのZen 4cとZen 4との最大の違いは、CPUコア1つあたりのL3キャッシュサイズが半分になっている点。そしてAMDがCCXと呼んでいるCPUコアクラスタの切り分けが、Zen 2世代と同じ切り分け(1CCD=2CCX)であることを明らかにした。

Zen 4cとZen 4のCCD、CCXの関係(筆者作成)

Zen 4cとZen 4のアーキテクチャ上の比較、L3キャッシュの容量がアーキテクチャ上の最大の違い(出典：Zen 4c Architecture、AMD)

　ZenシリーズのL3キャッシュは、CPUコア1つあたりに相当の容量が実装されており、そのキャッシュ同士をリングバスで接続することで、複数のCPUが共有する形になっている。そのL3キャッシュをローカルで共有するCPUクラスタのことをCCXと呼んでおり、Zen 4では4MBのL3キャッシュを持つ8つのCPUコアから1つのCCXが構成され、CCX1つあたり32MBのL3キャッシュを搭載している形になっている。GenoaやGenoa-XなどのZen 4 CPUを採用している製品では、このCCXがそのままCCDになっている。

　それに対してZen 4cでは、CPUコア1つあたりに実装されているL3キャッシュの容量は2MBとZen 4のそれに比べて半分になっている。

　また、CCXの構成も変わっており、Zen 4cでは8つのCPUコアで1つのCCXを構成することは同様だが、CCX 2つで1つのCCDを構成するというZen 2と同じ構造を採用。CCXがそれぞれ持つ必要がある回路構造を省略することが可能になり、CPUコア1つあたりに必要なダイサイズが減少。その合計が35%のダイサイズの減少というわけだ。

　むろん、その代わりにCPUコア1つあたりがローカルでアクセスできるキャッシュサイズの容量は減るので、性能的にはペナルティー(性能低下)がもちろんある。Zen 4cは、それは覚悟の上で、CPUコア数を増やすという密度を重視した設計になっている、そう理解できるだろう。

　Bergamoには「9754」、「9754S」、「9734」の3つのSKUだけが用意されている。Genoaでは18ものSKUが用意されていることに比べるとスッキリしたSKUだが、これはそもそもBergamoがGenoaのバリエーションとして用意されていることが影響していると考えられる。

BergamoのSKU(出典：4th Gen AMD EPYC CPU Update、AMD)

Milanを3D V-Cache化したのと同じ仕組みとSRAMで、Genoaを3D V-Cache化したGenoa-X

Genoa-X、外見上は従来のGenoaと違いはないが、CCDの上部にSRAMがTSVで積層されている

　今回AMDがもう1つ発表したCPUが3D V-Cache搭載 第4世代EPYCとなる。第3世代EPYC(開発コードネーム:Milan)でも、Milan-Xという開発コードネームを持つ3D V-Cache版が用意されていたが、今回のGenoa-Xもまったく同じ位置づけで、Genoaに3D V-Cacheを追加したバージョンという製品になる。

　Genoa-XもMilan-Xと同じTSMCのTSV技術を利用し、1チップで64MBの容量を持つL3キャッシュを搭載。64MBのSRAMが12個搭載されているので、3D V-Cacheは合計で768MB。CPUダイ側のL3キャッシュは合計で384MB(CCD1つあたり32MB×12)で、CPUパッケージ1つあたりで1,152MB(＝1.125GB)のL3キャッシュが実現されることになる。

Genoa-XのL3キャッシュ構造、基本的にはMilan-Xと同等(出典：AMD 3D V-Cache Technology、AMD)

　Genoa-Xで採用されているSRAM、TSVの技術ともにMilan-Xと同じで、SRAMダイに関しては、最適化などはかかっているものの、Milan-X世代と同じTSMC 7nmで製造されるなどしており、基本的には同じ技術がそのまま採用されていると考えられる。なお、Genoa-Xも「9684X」、「9384X」、「9184X」と3つのSKUが用意されている。

Genoa-XのSKU構成(出典：4th Gen AMD EPYC CPU Update、AMD)

　今回発表されたBergamoもGenoa-Xも、プラットフォームではGenoaと完全に互換になっている。CPUソケットはSP5、マザーボードもGenoaと共通で、TDPも最大400Wという熱設計の観点でもまったく同一だ。つまり、Genoaのシステムを既に提供しているOEMメーカーは、それをBergamoないしはGenoa-Xに切り替えるだけで出荷できる。

　実際、今回のイベントにはDell Technologiesのサーバー製品の担当者が出席しており、既存の第4世代EPYCを搭載したPowerEdgeのモデルで、CPUにBergamoやGenoa-Xを選べるようにすると明らかにしている。ほかのOEMメーカーも同じような対応をしてくる可能性が高いと言える。