QLC(4bit/セル)方式を採用した大容量3D NANDフラッシュメモリの試作例。表中の[1]はIntelとMicronが共同開発したチップ(IMW2020で発表)、[3]はSK hynixが開発したチップ(ISSCC2020で発表)、[5]はキオクシア(東芝)-WD連合が開発したチップ(ISSCC2019で発表)、[4]はSamsungが開発したチップ(ISSCC2018で発表)。Intelが2021年2月に国際学会ISSCCで発表したスライドから(講演番号30.2)

QLC(4bit/セル)方式を採用した大容量3D NANDフラッシュメモリの試作例。表中の[1]はIntelとMicronが共同開発したチップ(IMW2020で発表)、[3]はSK hynixが開発したチップ(ISSCC2020で発表)、[5]はキオクシア(東芝)-WD連合が開発したチップ(ISSCC2019で発表)、[4]はSamsungが開発したチップ(ISSCC2018で発表)。Intelが2021年2月に国際学会ISSCCで発表したスライドから(講演番号30.2)