大規模半導体集積回路(LSI)に関する世界最大の国際会議、ISSCC(International Solid-State Circuits Conference)が2010年2月7日に米国カリフォルニア州サンフランシスコで始まった。ISSCCはプロセッサやメモリなどの開発成果を半導体ベンダーや研究機関、大学などの研究者が発表する場である。今年は、638件の投稿の中から選ばれた210件の成果が講演と論文で披露される。

　地域別の発表件数は北米が4割、日本を含めたアジアが3割、欧州が3割というのが最近の比率である。今年は北米が85件で全体の41%、日本を含めたアジアが66件で全体の31%、欧州が59件で全体の28%を占めた。

　今年のISSCC(ISSCC 2010)も例年と同様に、初日(2月7日)と最終日(2月11日)がサブイベントであるセミナーおよびフォーラムの開催日となっている。その間である2月8～10日に、ISSCCのメインイベントであるカンファレンスが開催される。3日間でテーマ別に27の講演セッションが予定されている。本レポートでは、カンファレンスで発表予定の注目講演を紹介しよう。

　カンファレンスは例年と同様に、プレナリセッションで始まる。このセッションは合計4件の招待講演で構成されている。始めに、ドイツRobert Boschのシニアバイスプレジデントを務めるJiri Marek氏が民生用MEMSと自動車用MEMSの応用動向を解説する。続いて米Texas Instrumentsでシニアバイスプレジデントを務めるGreg Delagi氏が次世代スマートフォンの姿を展望する。それからソニーのシニアバイスプレジデントを務める鈴木智行氏が、イメージセンサー開発の歴史をふりかえるとともに開発の最新状況を解説する。最後に米Georgia Institute of TechnologyのJames Meindl教授がナノエレクトロニクスの研究開発動向を展望する。

　8日の午後からは、一般講演が始まる。この時間帯はプロセッサの講演セッションに大きな注目が集まる。前年のISSCC 2009では高性能プロセッサを発表したのがIntelだけという寂しい状態だったが、今年はIntelのほか、IBM、Sun Microsytems、AMD、ルネサス テクノロジ(早稲田大学、東京工業大学との共同研究)が高性能プロセッサを発表する。とても華やかなセッションとなりそうだ。

　Intelのこのセッションにおける講演は3件ある。1件は32nm世代のマイクロプロセッサ「Westmere(ウエストミア)」に関する講演だ(講演番号5.1)。もう1件は48個のIntel Architecture(IA)ベースのCPUコアを内蔵する大規模プロセッサの技術講演である(講演番号5.7)。2009年12月に同社が開発を発表した「シングルチップ・クラウド・コンピューター(SCC)」とみられる。シリコンダイ面積が567平方mmもある、巨大なチップだ。最後の1件は、8×8のマトリクス・スイッチLSIの技術発表である(講演番号5.8)。

　IBMはこのセッションで、POWERアーキテクチャの次世代大規模プロセッサ「POWER7」に関する2件の技術発表を予定している(講演番号5.4および講演番号5.5)。POWER7は8個のCPUコアを内蔵しており、最大で32スレッドを同時に処理できる。45nmのSOI CMOS技術で製造したシリコンダイの面積は428平方mmである。最大消費電力は65W(動作周波数2.0GHz、電源電圧0.85V)とかなり大きい。

　Sun Microsytemsは、SPARCアーキテクチャのCPUコアを16個搭載したプロセッサを発表する(講演番号5.2)。「Rainbow Fall」のコード名で開発中のプロセッサとみられる。個々のCPUコアがマルチスレッディングに対応しており、最大で512スレッドを同時に処理できる。

　AMDはx86アーキテクチャの次世代マイクロプロセッサ用CPUコア技術について講演する(講演番号5.6)。32nmのプロセス技術で製造するコアのシリコン面積は9.69平方mm(2次キャッシュは含まない)。ルネサス テクノロジと早稲田大学、東京工業大学の共同研究グループは、8個の汎用CPUコアと4個の動的再構成可能なコア、2個の1,024ウエイ・マトリクスプロセッサコアを集積した大規模プロセッサを発表する(講演番号5.3)。

　2月9日は不揮発性メモリの講演セッションが興味深い。次世代不揮発性メモリの候補である相変化メモリ(PCM)、抵抗変化メモリ(ReRAM)、磁気メモリ(MRAM)の発表が予定されている。

　相変化メモリ(PCM)を発表するのは、フラッシュメモリの大手メーカーNumonyxである(講演番号14.8)。1GbitとPCMとしては過去最大容量のチップを試作した。試作したシリコンダイの面積は37.5平方mmときわめて小さい。45nmのCMOSプロセスで製造した。ランダムアクセス時間は85ns、書き込みのスループットは9MB/秒である。

　抵抗変化メモリ(ReRAM)を発表するのは、技術開発ベンチャーのUnity Semiconductorである(講演番号14.3)。64Mbitと抵抗変化メモリ(ReRAM)としては過去最大容量のチップを試作した。製造技術は130nmのCMOSである。

　磁気メモリ(MRAM)を発表するのは、フラッシュメモリの大手メーカー東芝である(講演番号14.2)。次世代のMRAM技術として期待されているスピントルク注入タイプのMRAMチップを試作した。記憶容量は64Mbitと大きい。試作シリコンダイの面積は47平方mm。製造技術は65nmのCMOSである。

　2月10日の午前は、メディアプロセッサの講演セッションに注目したい。モバイル機器用のH.264フルHDデコードプロセッサを東芝が発表する(講演番号18.1)。H.264フルHDデコード処理を実行したときの消費電力は222mWとかなり低い。

　埋め込み用メモリのセッションも興味を引く。1Vを切るような低い電源電圧でも高速に動作するSRAM技術の発表が相次ぐ。0.5Vと低い電源電圧で動作周波数が100MHzと高いSRAM技術の概要をルネサス テクノロジが述べる(講演番号19.8)。試作したSRAM回路のアクセス時間は6.8nsである。製造技術は90nmの部分空乏型SOI CMOS。また0.57Vと低い電源電圧で動作する512kbit高速SRAMの開発成果をMassachusetts Institute of TechnologyとIBMの共同研究グループが解説する(講演番号19.5)。アクセス時間は電源電圧が1.2Vのときに400ps、0.57Vのときに3.4nsと短い。

　2月10日の午後は、DRAMとフラッシュメモリの合同セッションが興味深い。DRAMでは、入出力幅が512bitと広い1Gbit SDRAMをSamsung Electronicsが発表する(講演番号24.2)。データ入出力の転送速度(バンド幅)は、最大で12.8GB/秒に達する。電源電圧は1.2V、消費電力は330.6mWである。

　フラッシュメモリでは、3bit/セルと2bit/セルをブロックごとに切り換え可能なNANDフラッシュメモリをMicron TechnologyとIntelの共同研究グループが発表する(講演番号24.7)。3bit/セルのときに記憶容量が32Gbitのチップを試作した。3bit/セルと2bit/セルでは、記憶容量のほかに書き込みスループットが違う。3bit/セルでの書き込みスループットは6MB/秒、2bit/セルでの書き込みスループットは13MB/秒となる。製造技術は34nmのCMOSである。

　このほかにも注目すべき講演が少なくない。PCWatchでは順次、現地レポートをお届けする予定なので期待されたい。