産総研、高電圧による太陽電池の性能低下を抑止する技術

(左)太陽電池モジュールの断面構造図、(右)透明導電膜で被覆して電圧誘起劣化(PID)を十分に抑止可能とした結晶シリコン太陽電池セルの拡大図

　国立研究開発法人 産業技術総合研究所(産総研) 太陽光発電研究センターの研究グループは、大型太陽光発電所などで太陽電池セルに高電圧がかかったさいの性能低下を防ぐ技術を開発した。

　持続可能な社会の実現に向けて再生可能エネルギーを生み出す仕組みとして、太陽光発電は日本だけでなく世界各国で利用されている。なかでも数百MW(メガワット)出力を超える大規模太陽光発電所では、送電時の電力損失を防ぐためにシステム電圧を高く設定する場合が多い。

(左)一般的な結晶シリコン太陽電池モジュールの断面構造図、(右)太陽電池セル部分の拡大図

　電圧を高めると、モジュール内の太陽電池セルとアルミフレームとの間の電位差が非常に大きくなり、セルの性能が数カ月から数年の短期間で大幅に低下する電圧誘起劣化(Potential-Induced Degration、PID)が引き起こされてしまう。PIDのメカニズムは明確にはなっていないものの、カバーガラスに含まれるナトリウムイオンがセルに向かって移動してしまうのが原因と考えられている。

　対策としては、反射防止膜にかかる電界を小さくすると劣化が抑止されることが経験的に知られており、封止材の抵抗率を高めたり反射防止膜の組成を変えるなどが行なわれてきた。しかし、進行を遅らせることは可能なものの、完全な抑止が不可能な上、製造コストの上昇や初期変換効率の低下など課題も多かった。

(左)従来構造の太陽電池セルを用いた太陽電池モジュールの断面構造図、(右)反射防止膜を透明導電膜で被覆した太陽電池セルを用いた太陽電池モジュールの断面構造図

　今回研究グループでは、反射防止膜にかかる電界に着目し、通常の結晶シリコン太陽電池セルにおいて反射防止膜を透明導電膜で被膜。フィンガー電極が反射防止膜内を貫通してエミッタ層に到達している構造を利用して、透明導電膜とエミッタ層を同電位にすることで、反射防止膜を電界から遮蔽しようと試みた。

　実験では、真空中で薄膜を形成するスパッタリング法を用いて、単結晶シリコン太陽電池セルの反射防止膜上に、透明導電膜となるスズ添加酸化インジウム(ITO)膜を厚さ100nmで形成。ITO膜による被膜のあるものとないものを用意した。この2つのモジュールに対して、温度85℃、相対湿度2%以下の環境下で、セルに対して-2,000Vの電圧をかける比較的厳しい条件のもと、PID加速実験を行なった。

従来構造の太陽電池モジュールと、表面を厚さ100ナノメートルのITO膜で被覆した太陽電池セルを用いた太陽電池モジュールの出力保持率のPID加速試験時間依存性

　その結果、ITO膜で被膜していないモジュールでは、24時間の試験後に出力が実験前の約10%まで大幅に低下した一方で、被膜したモジュールでは、1週間の試験後でも出力の低下が見られなかった。これにより、今回用いた手法でPIDが十分に抑止可能なことが実証された。また、実環境下においても十分に抑止効果が発揮されると見込まれている。

　反射防止膜を透明導電膜で被膜する手法は、安価かつ容易である上に、従来の製造工程や材料をそのまま利用でき、実際の製造に応用が行ないやすい。また、太陽電池セル表面の電極が断裂した場合でも、透明導電膜を通じて電力が収集可能なため、システム全体における発電性能の低下を防ぐ効果もあるという。

　グループでは、透明導電膜の厚さや、スパッタリング法よりも安価なウェットコーティングなどを利用した場合などでのPID抑制効果について研究を引き続き行なうとともに、PIDのメカニズムの解明を進めるとしている。