過激さを増す3D NANDの開発競争、“5bit/セル”技術も登場(8/8)

メモリセルのワード線を半分に分割することで記憶密度を2倍に増やす。左はコンセプト。右は試作したセルの構造と断面観察像