イベントレポート
3D NANDフラッシュ、華々しくデビュー
（2013/8/19 00:00）
- 会期：8月12日～15日(現地時間)
- 会場：米国カリフォルニア州サンタクララ
- Santa Clara Convention Center
大容量NANDフラッシュメモリがついに3D化(3次元化)した。「3D NAND」技術とは、メモリセルを3次元化することで、シリコン面積当たりの記憶容量(記憶密度)を従来のメモリセル技術(「2D NAND」あるいは「プレーナNAND」などと呼ばれる)に比べ、飛躍的に高められる技術である。
大容量NANDフラッシュメモリの開発企業は多くない。Samsung Electronics、SK Hynix、東芝とSanDiskの共同開発チーム、Micron TechnologyとIntelの共同開発チームである。合計で4つの研究開発グループしかない。といってもNANDフラッシュの開発競争は熾烈である。ベンダーは値下げ競争によって価格が暴落し、巨額の赤字を計上した苦い歴史を有する。
大容量化と低コスト化を両立させる切り札として、かねてから3D NAND技術には大きな期待がかけられてきた。上記の4つの企業(および企業グループ)は、いずれも3D NAND技術の研究開発に積極的に取り組んでいる。その最新状況が、フラッシュメモリとその応用に関する世界最大のイベント「Flash Memory Summit(フラッシュメモリサミット)」で明らかになった。
3次元化で先頭を切ったのは、NANDフラッシュメモリ最大手ベンダーのSamsungである。Samsungはフラッシュメモリサミットの直前(8月6日)に、3D NANDフラッシュメモリの量産開始を発表した。
1Tbitの超大容量フラッシュが視野に
8月13日(フラッシュメモリサミットのカンファレンス初日)の基調講演で、Samsungは3D NANDフラッシュメモリの概要を公表した。講演タイトルは「Ushering in the 3D Memory Era with Vertical NAND(垂直NANDが誘う3次元メモリ時代)」。講演者は2名。Jim Elliott氏(米国Samsusng Semiconductorのメモリマーケティング担当バイスプレジデント)と、E. S. Jung氏(韓国Samsung Electronics Semiconductor R&D Centerのエグゼクティブバイスプレジデント兼ゼネラルマネージャ)である。3D NANDフラッシュメモリは主にE. S. Jung氏が説明した。
8月6日にSamsungが3D NANDフラッシュメモリの量産化を発表した時点では、記憶容量が128Gbitと、NANDフラッシュメモリとしてはタイ記録の最大容量(プレーナNANDフラッシュの最大容量と同じ)であること、24個のメモリセルを垂直方向につなげていること(24層の積層メモリセル)、記憶方式は電荷捕獲方式(チャージトラップ方式)であり、従来(プレーナNANDフラッシュ)の浮遊ゲート方式ではないこと、などが明らかになっていた。一方で製造技術(加工寸法)やシリコンダイ面積などは不明だった。
Jung氏の講演と質疑応答から分かったのは、製造技術は30nm技術よりも緩いこと、メモリセルは2bitを記憶するMLC方式であること、1Tbitと膨大な記憶容量が視野に入ったこと、などである。具体的な加工寸法やシリコンダイ面積などは、結局明らかにされなかった。
Samsungは3D NANDフラッシュ内蔵のSSDとノートPCを披露
会場の驚かせたのはむしろ、Jung氏が説明を終えた後である。後を引き継いだElliott氏が、128Gbitの3D NANDフラッシュを内蔵したSSDを発表したからだ。2.5インチのフォームファクタに、最大960GBを格納する。従来の2D NANDフラッシュによるSSDに比べ、3D NANDフラッシュを内蔵したSSDは実装基板の面積が減るとともに、書き込み性能が向上し、消費電力が下がるとした。
Elliott氏はさらに、3D NANDフラッシュ内蔵SSDを格納したノートPCを手に取り、聴衆に完成度をアピールした。Jung氏とElliot氏の講演が完了した後、聴衆は拍手と歓呼で3D NANDフラッシュのデビューを祝福していた。
SK Hynixは3D NANDフラッシュのウェハを展示
8月14日の正午に始まった展示会では、SK Hynixが3D NANDフラッシュメモリの開発成果を披露した。3D NANDフラッシュを作りこんだ300mmウェハを展示した。展示ブースの説明員によると、シリコンダイ当たりの記憶容量は128Gbit、記憶方式は電荷捕獲方式のMLC(2bit/セル)である。商用サンプルを2014年第1四半期には出荷したいとする。また同社は展示ブースに液晶ディスプレイを置き、短いビデオで3D NAND技術をアピールしていた。
SanDiskは2次元の改良でSamsungの3次元に対抗
また8月13日の午後6時に開催されたプレナリーセッション「Flash Below 20nm-What is Coming and When?」では、SanDiskとMicronがそれぞれ、3D NANDフラッシュの開発状況を簡単に説明した。
SanDiskからは、技術開発担当バイスプレジデントのRitu Shrivastava氏が登壇した。SanDiskは東芝と共同で3D NANDフラッシュメモリを開発中である。東芝が開発した3D NANDフラッシュ技術「BiCS」をベースとしており、パイロット生産の時期を2015年後半と述べていた。現在は2D NAND技術の微細化を進めており、今年(2013年)後半には19nm世代(現行世代)の次世代に相当する1Y世代の量産を立ち上げる。そして来年(2014年)末には、さらに微細化を進めた1Znm世代の生産を始める。
SanDiskの講演で興味深かったのは、記憶密度(GB当たりのシリコン面積)において競合他社よりも優れていると主張したことだ。それも競合他社の3D NANDフラッシュ技術(第3世代)と、SanDisk(および東芝)の1Znm世代プレーナNANDの記憶密度はほぼ同じくらいだとする。競合他社というのはSamsung以外には考えにくい。Samsungの3D NAND技術に、SanDiskは従来技術の改良で十分対抗できるとのメッセージだろう。
256Gbitを目指すMicronの3次元NANDフラッシュ
Micronからは、NANDプロセスインテグレーション担当シニアディレクターのChuck Dennison氏が登壇した。MicronはIntelと共同で大容量NANDフラッシュメモリを開発してきた。3D NANDフラッシュ技術も、MicronとIntelは共同で開発中である。
Micronは7月16日に、16nmの従来技術(プレーナNAND技術)による128Gbit NANDフラッシュメモリのサンプル出荷を発表している。記憶方式はMLC(2bit/セル)である。Dennison氏はメモリ開発のロードマップを示し、16nm世代の次は3D NAND世代であり、シリコンダイ当たりで256Gbitの記憶容量を実現すると述べていた。量産時期やサンプル出荷時期などは明らかにしなかった。
NANDフラッシュメモリの大容量化は、平面方向の縮小(プレーナ技術の改良)から、垂直方向の積層へと大きく舵を切り始めた。舵を切る時期は船舶によって違うが、いずれは全ての船が舵を切ることになるだろう。2次元のままでは、記憶密度の向上、言い換えるとシリコンダイ当たりの大容量化が限界に達することが明らかだからだ。ただし、来年(2014年)の段階で3次元が勝利するとは限らない。2次元の圧倒的な勝利で2015年を迎える可能性が高い。闘いはまだ始まったばかり。しばらくは両者の闘いを見守る必要がありそうだ。