Intelは2010年のAtomプラットフォーム「Moorestown(ムーアズタウン)」で、待機時のアイドル消費電力を大きく引き下げる。現行のAtomプラットフォームである「Menlow(メンロー)」に対して1/50となる20mWにするという。COMPUTEXでは、実際のMoorestownシステムでの20mWアイドル消費電力のデモが行なわれると見られる。

　5月に開催されたIntelの投資家向けカンファレンス「2009 Investor Meeting」では、IntelのAnand Chandrasekher(アナンド・チャンドラシーカ)氏(Senior Vice President, General Manager, Ultra Mobility Group)が、Moorestownの利点について次のように説明していた。

　まず、Chandrasekher氏は、携帯機器にとって重要となる電力の指標が3つあると説明した。サーマルパワー(Thermal Power)と、アイドルパワー、そしてアベレージパワーだ。

　「サーマルパワーは、アクティブパワーであり、全てのトランジスタがONの時の消費電力だ。サーマルパワーが重要なのは、どれだけ小さなパッケージに(CPUを)入れられるかが決まるからだ」(Chandrasekher氏)。

　サーマルパワーは、廃熱機構の規模なども規定してしまうため、省スペース性に大きく影響する。Intelは、Menlowでアクティブ電力を1/10に下げ、省スペースを可能にしたと説明する。

　「アイドルパワーは、時にはスタンバイパワーと呼ばれる。アクティブパワーとは逆で、アクティブでない時のパワーで、スリープしていて何もしていない状態だ。それでも電力が消費されるのは、リーク電流(Leakage)のためだ。アイドルパワーが重要なのは、バッテリ駆動時間を延ばすからだ」(Chandrasekher氏)。

　リーク電流は、プロセス世代毎に増大する傾向にあるため、現在の半導体チップでは、対策が重要となっている。次のMoorestownの焦点は、この部分の電力削減にある。

　「アベレージパワーは、アクティブパワーとアイドルパワーの2つの平均だ。どれだけの時間をアクティブモードに費やし、どれだけをアイドルモードに費やすかで決まる。アベレージパワーはバッテリ駆動時間を決める。そのため、バッテリライフはパフォーマンスが高く、アイドルパワーが少なければ伸びる。パフォーマンスが高くジョブを早く終えて、早くスリープに入るなら、バッテリ時間が長く延びるからだ。だから、あまり働かない怠け者(lazy)プロセッサがいい」。

　つまり、Moorestown世代のAtomプラットフォームは、パフォーマンスが高く、なおかつアイドルパワーが低い、怠け者プロセッサなので、バッテリ駆動時間が長いとChandrasekher氏は説明しているわけだ。Intelは、Moorestownで8時間駆動のデバイスが可能になるとしている。

Moorestownは8時間駆動が可能

　ではどうやってIntelはアイドルパワーを20mWまで削減できたのか。システム統合による外部バス電力の削減やノースブリッジ機能の省電力制御の効果は、もちろん大きい。しかし、IntelはCPU自体の省電力機能を高めたとも説明している。

　最大の要素は、MoorestownからIntelが「パワーゲーティング(Power Gating)」を実装したことだと推測される。従来、CPUの中で使われていないブロックへはクロック供給を停止するクロックゲーティングでの電力制御が行なわれていた。クロックをストップすると、アクティブ電力を止めることができる。

　しかし、アイドル時の消費電力を抑えるためには、トランジスタのリーク電流を抑える必要がある。クロックゲーティングで電力消費のうちアクティブ成分だけをカットしても、残りのスタティック成分を抑えられないため、リーク電流の多い現在では、省電力効果が薄い。そこで、IntelはCore i7(Nehalem)からパワーゲーティングを採用した。

　Nehalemでは、各CPUコア毎にパワースイッチを備え、スイッチをターンOFFすることで、電力供給をOFFにする。スイッチング電流だけでなく、リーク電流もカットされるため、CPUコアの消費電力はほぼゼロになるという。Moorestownでのパワーゲーティングの実装がどうなっているのかは、まだわからない。しかし、広範囲にパワーゲーティングが採用されていることは間違いないだろう。

　この他、IntelはMoorestownでは省電力ステートを拡張した。Intelは45nm版Core 2(Penryn)とAtom(Silverthorne)から「Deep Power Down C6」ステート技術を実装した。C6では、CPUのダイ上に、C6時のステート保持用のONダイSRAM「State Storage」を実装する。このC6用のSRAMには、CPUコアとは別電圧が供給され、CPU全体がC6ステートに入って電圧がキャッシュ内容を保持できるレベルよりも下に下がった時も、内容が保持される。常にONになっている、待避エリアだ。

　CPUコアは、C6ステートに入る前に、全てのCPUステートをこの待避用SRAMにセーブする。CPUステートには、全てのIAアーキテクチャ上のステートと、CPUのマイクロアーキテクチャ上のステート、つまりマイクロコードのステートのほとんどが含まれる。パワーゲーティングと組み合わせると、CPUステートがC6 SRAMに入ると、CPUコアの電力をOFFすることが可能になる。

　MoorestownのC6より深いスリープモードの内容は、まだわからない。ステートを待避させるC6より深いモードは、通常は考えつかないからだ。しかし、MoorestownではCPUコア以外のブロックも内蔵しているため、他のブロックも含めたスリープモードが実装されたことが考えられる。例えば、GPUコアにもパワーゲーティングと、ステート待避が適用できる。ただし、GPUコアの場合はステート情報が大きいため、待避エリアが大きくなり、復帰レイテンシが長くなる可能性がある。いずれにせよ、こうしたアグレッシブな電力制御によって20mWが達成されたと推測される。

　Moorestownの次の2011年の「Medfield(メドフィールド)」では、プロセス技術が45nmから32nmへと移行する。Medfieldは2011年の予定で、PC向けCPUが2010年に32nmプロセスへ移行することと比較すると、1年のタイムラグがある。これは、SoC向けのプロセス技術の提供が1年ずれるためだ。

　Intelは、まずハイパフォーマンスCPU向けの32nmプロセスを立ち上げ、次に1年遅れでSoC向けの32nmプロセスを立ち上げる予定でいる。そのため、SoC版Atomのプロセス移行は、PC向けCPUより1年遅れる。SoCプロセスは、よりリーク電流を制御し、SoC向けのファンクションを用意したものになると、IntelのDavid(Dadi) Perlmutter氏(Executive Vice President, General Manager, Mobility Group)は説明する。32nmは、Intelが本格的なSoCプロセスを導入する最初のプロセス世代であり、そのため、より広汎な製品が可能になるとしている。

プロセスルールの進行

SoCの32nmプロセス移行は1年遅れる

SoC向けのプロセス最適化

　Intelは、Medfieldについては、まだ詳細を明らかにしていない。

　「Medfieldでは32nmで消費電力を下げ、パフォーマンスをアップさせる。全てが統合されたワンチップとなる。ボードサイズも、さらに小さくなる」とChandrasekher氏は説明する。

　IntelのAtomは、3段階でCPUに機能を集積して行くことになる。CPUコア単体の現行Silverthorneから、CPUコアにGPUコアとメモリコントローラを集積したLynnfieldへ、そしてワンチップ化したMedfieldのCPUへと移る。Moorestownでは、TSMCの製造するLangwellがコンパニオンチップとしてつくが、Medfieldではそれもなくなる。では、どんな機能がMedfieldではCPUに統合されるのか。

　Investor MeetingでのQ&Aでは、Langwellと同じ機能が入るのかという質問に対して「答えはノーだ」とChandrasekher氏は応じている。ただし、機能のいくつかはCPUに移るし、またそれ以上の機能も入ると示唆する。これは、統合化によってターゲット市場が移るため、それに応じて機能も変わって行くと推測される。

　では、現在明らかにされているMedfieldで、スマートフォンを狙うIntelの構想は完成するのか。まだ充分ではない。なぜなら、電話系デバイスでは、ワンパッケージに複数のダイを納めるSiPが広く使われているからだ。携帯電話向けではワイヤボンディングによるSiPがポピュラーだ。Intelがこうしたパッケージ技術に対応して行くのか、まだ明らかにされていない。この他、Investor Meetingでは、今後のAtomファミリのサポートするメモリについても明らかにされていない。

Atomプロセッサの進化

プラットフォームの進化によって最終製品のサイズが小型化できる

プラットフォーム別の消費電力とサイズ比較

ハンドヘルド向けへの進化