後藤弘茂のWeekly海外ニュース

次世代Atom「Moorestown」がCOMPUTEXでお披露目か



●SoC宣言をしたIntel

 6月2日から台北で開催されるCOMPUTEX。焦点の1つは、Intelにとって大きな動きとなっているAtomファミリのアップデートだ。Intelは、すでに5月の投資家向けカンファレンス「2009 Investor Meeting」で、Atomファミリのアップデートを公開している。COMPUTEXは、それのコンピュータ業界向けお披露目になると推測される。

 Investor Meetingでの内容を見ると、COMPUTEXでの発表がある程度予測できる。Investor MeetingでのAtom関係の発表ポイントは4つだった。(1)2010年の次世代Atom Zのプラットフォームである「Moorestown(ムーアズタウン)」の実機デモと待機時20mWの低消費電力技術。(2)2011年の32nm版のワンチップ「SoC(System on a Chip)」型AtomであるMedfield(メドフィールド)の公式なアナウンス。(3)Medfieldを実現するための32nm SoCプロセス技術の発表。(4)Atomのコストとプロダクトマージンが利益を十分に出せるものであることの説明。

 以上の中で、(1)のMoorestownの実機デモと説明が行なわれることは間違いないだろう。また、(2)のMedfieldまでのロードマップの説明も行なわれると推測される。Investor Meetingでは、現行のMenlowプラットフォームとMoorestownプラットフォームのアイドル時消費電力を、実際のシステムで比較。Moorestownのアイドル時電力が20mWと、従来のMenlowの1/50であることがデモされた。同種のデモなどが行なわれることは間違いないだろう。

 (3)と(4)は投資家向けの情報であったため、COMPUTEXではあまり触れられないだろうが、実はIntelのCPU戦略の上では極めて重要な意味を持っている。Intelは45nmプロセスから、CPU向けと同じプロセス世代で、SoCプロセスの開発を始めた。今年のInvestor Meetingは、「IntelのSoC宣言」と言っていいような内容になっており、その中核にあるのがAtomプロセッサコアだった。

 もっとも、SoCプロセスはAtomのためだけでなく、将来的にPC向けCPUもSoC化して行くために必須の要素でもある。Intelもまた、CPUのシステムレベル統合へと向かっており、そのための準備を進めていると推測される。

ローパワー製品のロードマップ
Atomプラットフォームの進化

●CPUへのGPUとメモリコントローラの統合でダイは70平方mmクラスに

 知られているようにMoorestownでは、CPUは新しい「Lincroft(リンクロフト)」となる。Intelは、2008年10月に開催した「Intel Developer Forum Taipei」で、第2世代のAtomプロセッサLincroftを初公開した。その時点でLincroftのシリコンは完成したばかり。動作デモは、Intelの研究施設からの中継だった。Investor MeetingでのQ&Aでは、顧客がMoorestownベースの製品を出荷するのは2010年前半になると説明している。

 LincroftのCPUコア自体は、現在のAtom「Silverthorne(シルバーソーン)」とほぼ同じ。プロセス技術も同じ45nm世代だ。大きな違いは、CPU側にGPUコアとビデオアクセラレータ、メモリコントローラを統合したことだ。また、次のレポートで説明するが、省電力回りでも大きな変更が加えられている。Investor Meetingでは、Anand Chandrasekher(アナンド・チャンドラシーカ)氏(Senior Vice President, General Manager, Ultra Mobility Group)が次のように説明していた。

 「我々はMoorestownを高度に統合されたチップとした。CPUだけでなく、グラフィックス、ビデオ、メモリコントローラを45nmプロセスへと移し、45nmのHigh-kプロセスの利点を活かせるようにした」。

 ここで、45nmプロセスへと移したという言い方が奇異に感じられるかもしれない。しかし、シリコンベンダーとしては、これまでCPUから1世代遅れたプロセスで製造していたチップセットの機能を、CPUの先端プロセスへと取り込んだという感覚だと考えられる。こうした要素を先端プロセスに移すためには、プロセス技術や回路技術面での適用も必要であり、その意味では実態はプロセスの移行だ。

 45nmプロセスのSilverthorneのダイサイズは24.2平方mmだった。それに対して、GPUコアやメモリコントローラを統合したLincroftのダイはずっと大きくなる。IDF Taipeiで公表したLincroftのダイを見ると、300mmウェハ上でダイが33個×39.5個並んでいた。計算上のダイサイズ(半導体本体の面積)は9.1×7.6mmで約69平方mmとなる。2009 Investor Meetingでも、この計算が裏付けられた。Andy Bryant氏(Executive Vice President, Finance and Enterprise Services, Chief Administrative Officer, INTEL)が、製造技術と投資の説明の際に、Atomのダイを70平方mmとして試算していたからだ。

Moorestownのブロックダイヤグラム
ムーアの法則によってAtomでも十分な利益が得られる

●LangwellはTMSCに製造委託

 Moorestownでは、CPUと組み合わせるI/Oチップである「セカンドチップ(2nd Chip)」は、現在のMenlowの「Intel System Controller Hub US15W(Poulsbo:プースボー)」から「Langwell(ラングウェル)」に変わる。Moorestownは、LincroftとLangwellの2チップソリューションとなる。Langwellは、Intelでの製造ではなく、ファウンダリのTSMCへと製造委託する。Chandrasekher氏は次のように説明していた。

 「Langwellには市場で要求される機能を載せた。我々は携帯電話メーカーや家電メーカーと協議した結果、彼らの要求するIPブロックが、Intelがすでに持っているものとは多少異なることを発見した。そのため、セカンドチップはTSMCが製造する。なぜなら、今日では、TSMCが(我々の顧客のニーズに合った)多くのIPを持っているからだ」。

 現時点では、Intelが揃えていない機能のIPが、顧客のニーズに存在するため、チップセットはTSMCに委託したという説明だ。それらのIPを、Intelの今のプロセスで開発するより、ここはTSMCに委託して、Intel自体のIP開発は次のプロセスをベースにした方がいいという判断だろう。そして、Lincroftに機能を統合したMoorestownでは、従来のMenlowから劇的に消費電力を下げることに成功している。

 「GPUやメモリコントローラなどを統合し、それらに非常にアグレッシブなアーキテクチャ最適化を行ない、システムレベルでの電力消費を大きく引き下げることに成功した。Moorestownでは、Menlowに対してプラットフォームレベルで1/50のスタンバイ電力の低減に成功している。シリコン単体ではなく、システムを構成する全てを含めたプラットフォームとして1/50の20mWのアイドル時電力となっている」(Chandrasekher氏)。

 Investor Meetingでは、Menlowベースのマシンと、Moorestownの検証システムで待機時の消費電力を比較したデモを行ない、Menlowの1WからMoorestownでは20mWと1/50に下がっていることを示した。このデモは、COMPUTEXでも行なわれる可能性が高い。

 IntelはMoorestownの構想を発表した際に、アイドル電力を1/10に下げると発表していた。100mWを目指していたことになる。しかし、Chandrasekher氏によると、Intel内部での目標は最初から1/50であり、対外的には小さめの目標を明かしていたという。

 Chandrasekher氏は、20mWのアイドル電力が現状のスマートフォンのレンジに入ることを力説。その上で、現行スマートフォンよりMoorestownの方がパフォーマンスで上回ると説明。Moorestownベースで、iPhoneやスマートフォンの市場でも利点があると説明した。

Moorestownのスタンバイ時消費電力は現行の50分の1

【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
お問い合わせに対して、個別にご回答はいたしません。

Copyright © 2016 Impress Corporation. All rights reserved.