■後藤弘茂のWeekly海外ニュース■ IntelのLPIA CPU第2弾「Lincroft」が公開

●IntelがLincroftのファーストシリコンをデモ

　Intelは今週開催した「Intel Developer Forum(IDF) Taipei」で、第2世代のAtomプロセッサである「Lincroft(リンクロフト)」と、そのプラットフォーム「Moorestown(ムーアズタウン)」の動作デモを初公開した。毎年ごとの急激なピッチで、AtomブランドCPUを発展させるIntelは、どこへ向かおうとしているのか。

　IDF TaipeiでのIntelのLincroftの動作デモは、米国のラボからのビデオ。少し前に完成したばかりのLincroftのファーストシリコンは、まだシリコンバリデーションボードでのラボテストの段階にある。IDF TaipeiではビデオにLincroftのアーキテクトであるRajesh Patel氏(Lead Lincroft Architect, Intel)が登場。現在のシリコンで健全に動作していることをアピールし、来年(2009年)後半のLincroftの投入に自信を見せた。

　Lincroftは、Intelの低消費電力CPU系列「LPIA(Low Power Intel Architecture)」の第2段となる。Intelは、LPIAとして2007年から製品を投入しているが、LPIAとして最初から開発されたCPUはAtomブランドの「Atom Zシリーズ(Silverthorne:シルバーソーン)」と、そこから派生した「Atom Nシリーズ(Diamondville:ダイヤモンドヴィル)」が初めてだった。LPIA系列は、Silverthorne→Lincroftと続き、今後も、Intelのロードマップでは、1年サイクルで更新し続けることになっている。そして、その開発の主軸となっているのは、かつてMotorolaでPowerPCを開発していたチームだ。

●旧MotorolaのPowerPC部隊で構成されるLPIAの開発チーム

　IDF Taipeiで紹介されたLincroft開発担当のRajesh Patel氏は、Intelが'99年に米テキサス州オースティンにCPU設計部隊を作る時に、MotorolaからIntelに移ったと報じられたエンジニアのリストの中に名前がある。この時、Intelは、MotorolaがIBMとオースティンに設立したSomerset Design Center('99年時点ではMotorola所有)から、ディレクタでCPUアーキテクトだったMark McDermott氏以下、有力な開発者を引っ張って来ている。

　'99年のこの移籍は、MotorolaがIntelを訴えたために、大きく報じられた。当時のThe Wall Street Journalの記事「Motorola Files a Lawsuit Charging Intel Misappropriated Trade Secrets」(DEAN TAKAHASHI, The Wall Street Journal Interactive Edition 1999-03-12)では、IntelがMcDermott氏と15名のエンジニアを引き抜いたことで、技術秘密が盗まれるとMotorolaが法廷に訴えたと伝えている。

Belli(Belliappa) Kuttanna氏

　Motorolaからの移籍組は、IntelのLPIA系CPU関連のいたるところに名前を出している。今年(2008年)2月のISSCCでSilverthorneの発表を行なったGianfranco Gerosa氏も、Patel氏同様にMotorolaからの移籍組だった。同じ論文に名前があるMike D'Addeo氏も同じだ。また、SilverthorneのメインアーキテクトであるBelli(Belliappa) Kuttanna氏(Sr. Principal Engineer, Ultra Mobility Group, Intel)も、元MotorolaでPowerPCの設計を担当していた。Intelは、Atom系CPUがオースティンで開発されていることを明かしているが、こうして表に出て来ている人材を見ると、主軸となっているのは、オースティンの中でIntelに移った旧MotorolaのPowerPC設計部隊であることがわかる。

　かつてMacintoshの心臓だったMotorola PowerPCは組み込みへと向かい、MacintoshはIBM PowerPCへとシフトし、最後にMacintoshはIntel x86にやってきた。もし、将来、Atomベースの軽量MacintoshやiPhoneが作られるとしたら、再び、旧Motorola PowerPC開発チームが、Apple製品のCPUを担当することになる。

　Intelは、現在、x86系CPUのメインの設計拠点として、Pentium 4/Nehalemの米オレゴン州ヒルズボロ、Core 2 Duoのイスラエルのハイファと、Atomのテキサス州オースティンを持っていることになる。分担としては、デスクトップPC&サーバー向けがヒルズボロ、ノートPC向けがハイファ、そしてウルトラモバイル向けがオースティンとなるが、オレゴンとハイファは役割がオーバーラップしつつある。

　オースティンの部隊も、決して小型の組み込みCPU専門の部隊でないことは、出自から明らかだ。そのうち、オースティンもメインストリームのCPUも担当するかもしれない。一時、この部隊のトップだったMcDermott氏は、取りやめとなった巨大なNetBurst系CPU「Tejas(テハス)」の開発責任者として名前がウワサされたこともある。ちなみに、Tejasはテキサスを意味している。Tejasがキャンセルになった頃に、IntelはLPIAの開発を本格的にスタートさせている。

●パーティショニングが変わる次世代のLPIA

　旧Motorola PowerPCチームの力で急ピッチで交代して行くLPIA。しかし、世代交代すると言っても、Lincroftでマイクロアーキテクチャが大きく発展するわけではない。プロセス技術は同じ45nmプロセス。CPUコア自体も、LincroftでもSilverthorneとそれほど変わらないとIntelは説明している。

　最大の違いは、Lincroftでは、CPUコアとノースブリッジ(MCH)コアおよびGPUコアを統合する「CPGMCH」となること。CPU側に、プロセッシングコアとDRAMコントローラが統合される。Intelは、45nmプロセスで、まずSilverthorneのコア(Bonnell:ボンネル)をディスクリートとして作り、次に同じプロセスでSoC(System on a Chip)型へと持って行き、その上で32nmへシュリンクさせる計画のようだ。

　対応するI/Oチップは、モバイルインターネットデバイスでは現在の「Intel System Controller US15W(Poulsbo:プースボー)」から「Langwell(ラングウェル)」に変わる。LangwellはI/O機能の他、グラフィックス出力機能も備え、DMIでLincroftと接続されると見られる。Nettop/Netbookでは、Lincroftと同ダイのCPGMCHが「Pineview(パインビュー)」で、対応するチップセットは「TigerPeak PCH (Platform Controller Hub)」だ。Pineviewは2010年にはシュリンク版と見られる「Mapleview」に引き継がれる。

　システムアーキテクチャ的には、Lincroft/Pineviewからは、メインストリーム向けの「Core i7(Havendale/Auburndale)」と類似のパーティショニングとなる。コンピューティングコア群とメモリインターフェイスでノースコンプレックス、I/O回りでサウスコンプレックスの2チップソリューションだ。PC向けCPUのシステムパーティショニングの切り替えと呼応して、LPIA系CPUも切り替えるとも言える。この切り替えには、省電力化だけでなく、PC向けシステムとの互換性を考慮するという側面もあると推測される。ただし、同時期に行なわれるはずだったHavendale/Auburndaleの導入が2010年にずれ込んだために、同期はしなくなっている。

IntelのLPIAの進化 PDF版はこちら

LincroftとLangwell

Moorestownのダイアグラム

●ダイサイズは70平方mm以下となるLincroft

　IDF Taipeiで公表したLincroftのダイを見ると、300mmウエーハ上でダイが33×39.5個並んでいるように見える。計算上のダイサイズ(半導体本体の面積)は9.1×7.6mmで約69平方mmと見られる。現在のSilverthorneのダイは24.2平方mmなので、ダイサイズは2.5倍になったことになる。増加分が、グラフィックスコアとノースブリッジ機能の統合分から、FSB(Front Side Bus)の削減された分を差し引いた分という計算になる。

　過去のIntel CPUと比較すると、130nmのPentium M(Banias:バニアス)の82平方mmよりさらに一回り小さい。IntelのPC向けCPUは、伝統的に80平方mmを切らないため、LincroftはGMCHを統合しても、PC向けディスクリートCPUサイズを下回ることになる。

ダイサイズの推移 PDF版はこちら

　Intelは、LincroftベースのMoorestownプラットフォームでは、待機時の消費電力を、現在のMenlowプラットフォームの10分の1にすると宣言して来た。IDF Taipeiでは、AtomのメインアーキテクトであるBelliappa Kuttanna氏(Sr. Principal Engineer, Ultra Mobility Group, Intel)は、「1/10よりさらによくなる」と語った。実シリコンができた段階で1/10以下と宣言したことは、プレシリコンの予測よりさらに良好な電力削減の結果が得られたことを示唆している。Intelは、平均消費電力も、Moorestownでは現在のMenlowの半分になるとしてきた。

Moorestownの待機時消費電力は現行の10分の1

　もっとも、現在のSilverthorneでも、Intel CPUとしては劇的なアイドル時電力の削減を果たしている。プロセッサのアクティブ時の電力を下げることは非常に難しいが、アイドル時の電力を下げる方法は色々とある。

　Silverthorneでは、45nm世代から導入された「Deep Power Down C6」ステイトによって、CPU自体のアイドル時の消費電力は大きく削減されている。C6では、アイドル時に全てのCPUステイトを待避用SRAMにセーブして、CPUコア自体の電力をほぼゼロにまで下げる(Nehalemでは完全にカットする)。そのため、従来の省電力ステイトより、アイドル時の電力消費を劇的に低減できる。今年2月のISSCCでの発表では、C6ステイトでは、フルロード時の1.6%の電力消費にまで減少すると説明された。IDF Taipeiの技術セッションのプレゼンテーションでは、その結果、平均消費電力もC6 OFF時の160mWに対してC6 ON時には65mWにまで下がると説明していた。

　ここまでアイドル電力を下げたLPIAプラットフォームで、どうやってこれ以上アイドル電力を削減するのか。アプローチは明白だ。CPUに統合するGPUコアとノースブリッジ、そしてDRAMインターフェイスに対して、CPUとよく似た省電力制御を広げることだ。

IDF Taipeiで公開された資料

●低消費電力化の余地が大きいチップセット側を統合

　SilverthorneからLincroftへのシステムパーティショニングの変更は、低消費電力化というLPIAの目的を考えると合理的だ。CPUコアとGPUコアという、電力を消費する2つのコアを統合することで、よりきめ細かな省電力制御とバス電力の削減が可能になるからだ。待機電力だけでなく、アクティブ電力も下げ、結果としてバッテリ駆動時間を大きく伸ばすことができる。

　現状では、アイドル時の電力消費の多くの部分は、チップセットコアやGPUコア、インターフェイスなどが消費している。Lincroftでは、CPUコアにこれらを統合することで、消費電力を引き下げるチャンスが産まれる。まず、GPUコアについては、CPUコアと似たような、アイドル時の省電力テクニックが適用できる。

　また、アクティブ時の電力も最適化が可能だ。例えば、現在のPC向けGPUは、ワークロードに合わせたGPU内のプロセッサクラスタ単位でのON/OFFは行なっていない。動作する時は、常に全てのクラスタが動作する。電圧と周波数のスケーリングも、単純なレベルでしか行なっていない。しかし、マルチコアCPUと同じように、GPU内のクラスタ単位でのON/OFFを行ない、さらにきめ細かなスケーリングも行なえば、ワークロードに対して最低の電力でGPUコアを動作させることができるだろう。

　MoorestownのDRAMサポートは8月のIDFではLPDDRとなっており(以前はDDR3だった)、メモリ回りの電力もかなり削減できると推測される。グラフィックス出力とディスプレイ制御にも、まだ電力制御のチャンスがある。

　また、Menlowでは、CPUとチップセットを結ぶ、オフチップの広帯域FSB(Front Side Bus)もムダに電力を消費している。Lincroftでは、広帯域が必要なCPUとメモリコントローラとGPUコアの間のバスは、電力を食わないオンチップバスになる。これによって、Silverthorneのダイで大きな面積を占めているFSBブロックも不要となりCPU部分のダイサイズも縮小できる。Lincroftの70平方mm弱のダイの中で、CPUコアとL2が占める面積は、おそらく30%以下に過ぎないだろう。Intelは、ダイに余裕ができる上にGPUコアの平均消費電力の低減が可能になることで、GPUコアを強化すると推測される。

Silverthorneのレイアウト

　おそらく、Moorestownの大きな特徴は、SoC(System on a Chip)へと近づくことで、システムレベルでの電力制御を行なう点となるだろう。これは、半導体製品としては当たり前のことだが、PC系と共通のアーキテクチャであるLPIAでそれが実現されることはIntelにとって重要だ。PCと互換性のあるプラットフォームが、より小さなフォームファクタへと伸びるからだ。手が届かなかったスマートフォンやその延長にあるデバイスが視野に入ることになる。もちろん、Intelの思惑通りに行けばという但し書きはつくが。

組み込み向けフォームファクタの進化

□関連記事
【3月19日】【海外】IntelのAtomプロセッサとSoC戦略
http://pc.watch.impress.co.jp/docs/2008/0310/kaigai425.htm

□バックナンバー

(2008年10月27日)

[Reported by 後藤 弘茂(Hiroshige Goto)]