左は電気的な干渉を起こさずにゲートピッチを縮小するアイデア。セルトランジスタのゲート絶縁膜を一部、強誘電体膜に変更する。右はメモリスタック数(デッキ数)の増加によるウェハの反りを緩和するプロセス。複数のウェハで少数のデッキを作成し、ウェハを貼り合わせる。SamsungがIEDM 2023で公表した講演スライドから(講演番号35-1)
