3D NANDフラッシュメモリのセルトランジスタ技術(構造図)。左は電荷捕獲(チャージトラップ)技術によるセルトランジスタ。制御ゲート(コントロールゲート)と多結晶シリコンチャンネルのあいだに、ブロック層(絶縁膜(通常は酸化膜))、電荷捕獲層(電子あるいは正孔を捕獲する深い準位を数多く有する絶縁膜(通常は窒化膜))、トンネル層(電荷をトンネルさせる薄い絶縁膜(通常は酸化膜))を形成する。中央は浮遊ゲート(フローティングゲート)技術によるセルトランジスタ。制御ゲートとチャンネルの間に、層間絶縁層(インターポリ(通常は酸化膜/窒化膜/酸化膜の3層構造))、浮遊ゲート(フローティングゲート)層(通常は多結晶シリコン)、トンネル層を形成する。右はメモリセルの基本構造。チャネルから電荷をトンネルさせて蓄積層(ストレージレイヤー)に貯蔵することで、データを記憶する。電荷捕獲技術では電荷捕獲層、浮遊ゲート技術では浮遊ゲート層がストレージレイヤーとなる。国際学会IEDM 2018のショートコースで東芝メモリが講演したスライドから