WD、112層TLC/QLCとなった第5世代3D NANDフラッシュ「BiCS5」

BiCS5

　米Western Digitalは1月30日(米国時間)、第5世代3D NANDフラッシュにあたる「BiCS5」の開発に成功したと発表した。開発はキオクシア株式会社と共同で行なわれている。

　BiCS5では、メモリホール技術が第2世代へと移行するとともに、プロセスや3D NANDセルが改良されたことで、セルアレイの密度が大幅に向上。あわせて、セルの積層数も前世代のBiCS4の96層から112層に多層化が図られた。

　これにより、ウェハあたりのビット数が最大で40%増加しコストを抑えたほか、設計についても改善が行なわれ、読み書き性能が最大で50%高速化したとしている。

　BiCS5は、1セルあたり3bitのデータを記録するTLC(Triple Level Cell)と、4bitを記録するQLC(Quadruple Level Cell)を用いて製造され、同社ではTLC 512Gbitのチップの初期生産をすでに開始。本格的な量産は2020年下半期を予定している。