 |
| 右下がゲート長20nmのトランジスタ。IntelではDNAサイズとしている |
米Intelは11日(現地時間)、ゲート長20nm(0.02μm)のトランジスタを開発したことを発表した。それに併せて、同社技術・製造本部ロジック技術開発部門トランジスタ研究担当ディレクタのロバート・S・チャウ氏が来日、同技術の説明会を開催した。
今回、発表したトランジスタのゲート長20nmで、昨年末に発表したゲート長30nmのトランジスタよりも30%縮小され、25%高速に動作するという。チャウ氏は、「このトランジスタをプロセッサの基礎として利用することで2007年頃に0.045μmプロセスで、10億個のトランジスタを集積し、約20GHzで動作するプロセッサを実現できる」と説明した。
 |
| 2010年までのプロセス技術ロードマップ |
また、今回のトランジスタが、現在の製品と同一の物理構造や材料で形成されていることに触れ、「今後、微細化を進めるためにEUV(極紫外線)を採用した新しい露光技術や、High k ゲート絶縁材料など新しいトランジスタ材料の研究なども推進していく」と述べた。
これらの研究成果により、「2010年までは(シリコンに集積されるトランジスタ数が2年ごとに2倍になるという)ムーアの法則を妨げる障害はない」とし、「今後もムーアの法則に沿った現在のペースで進化していく」と語った。
□Intelのホームページ(英文)
http://www.intel.com/
□ニュースリリース(英文)
http://www.intel.com/pressroom/archive/releases/20010611tech.htm
□ニュースリリース(和訳)
http://www.intel.co.jp/jp/intel/pr/press2001/010612a.htm
□関連記事
【2000年12月12日】米Intel、0.03μmのCMOSトランジスタを開発
http://pc.watch.impress.co.jp/docs/article/20001212/intel2.htm
(2001月6月12日)
[Reported by usuda@impress.co.jp]
