プロセッサのキャッシュをSRAMから次世代不揮発性メモリに置き換える。すると、待機時消費電力とシリコン面積の大幅な低減が期待できる。次世代不揮発性メモリを実現する技術には、磁気メモリ(MRAM)技術、相変化メモリ(PCM)、抵抗変化メモリ(ReRAM)技術がある。データの書き換え可能回数の多さから、磁気メモリ(MRAM)技術が将来のキャッシュ技術としては最も有力である。以上の事柄を前回に説明した。

　MRAMを単体のメモリではなく、プロセッサのキャッシュ用途を想定して研究しているエレクトロニクス企業グループは、少なくとも3つある。1つは世界最大の半導体メーカーであり、世界最大のマイクロプロセッサ・メーカーでもあるIntelだ。もう1つは、モバイル用マイクロプロセッサの最大手ベンダーであるQualcommと世界最大のシリコン製造請負企業(シリコン・ファウンドリ)であるTSMCの共同研究グループである。最後の1つは、サーバー用マイクロプロセッサの開発企業であるとともに大手シリコン・ファウンドリのIBMと大手HDDメーカーのSeagate Technologyによる共同研究グループだ。

PCやサーバーなどのプロセッサ・システムのキャッシュにMRAM技術を導入する	MRAMキャッシュを研究している主な企業。なお、Intelの研究にはPurdue Universityが、IBMとSeagateの共同研究にはPennsylvania State Universityが協力している	MRAMキャッシュに期待できるメリット

　MRAMのメモリセル面積はおおよそ、SRAMの2分の1から4分の1と小さい。このため、SRAMキャッシュをMRAMキャッシュで置き換える場合には大きく分けると、シリコン面積をSRAMキャッシュと等しくしてキャッシュ容量を拡大する選択肢と、キャッシュ容量をSRAMキャッシュと等しくしてシリコン面積を削減(製造コストを削減する)選択肢が存在する。

　プロセッサの実行性能を高めようとするときにはキャッシュ容量の拡大が重要なので、シリコン面積をSRAMキャッシュと等しくしてMRAM化によって容量を拡大する手法は魅力的に映る。IBMとSeagateの共同研究グループがマルチコアプロセッサの2次キャッシュ向けに検討したのが、この方向である。高性能コンピューティングに関する国際学会「HPCA(International Symposium on High-Performance Computer Architecture)」で2009年に検討結果を発表した。大変興味深い内容であり、抜粋して結果をご紹介しよう。
　シミュレーションのモデルとしては65nm世代のCMOS技術を想定し、ほぼ同じシリコン面積でMRAMキャッシュはSRAMキャッシュの4倍の記憶容量が得られると仮定した。設計ルールをFとしたときに「F2」(Fの2乗)の何倍になるかでメモリセル面積を換算すると、MRAMセルは40倍、SRAMセルは146倍の大きさとしている。

　そしてメモリバンクの大きさをSRAMキャッシュは128KB、MRAMキャッシュは512KBと定義した。それぞれのシリコン面積は3.62平方mmと3.30平方mmで、MRAMキャッシュがわずかに小さい。この条件で16バンクのキャッシュを構成すると、SRAMキャッシュの容量は2MB、MRAMキャッシュの容量は8MBとなる。ちなみに32wayで、ライン長は64Byteである。

　プロセッサは8コア、動作周波数3GHz、コア当たりの消費電力6W、イン・オーダー処理。1次キャッシュはSRAM技術で、各コアごとに容量16KBずつを命令とデータに用意した。2ウェイ、ライン長64Byte、レイテンシは2サイクル。メインメモリは容量が4GB、レイテンシが500サイクルである。

MRAMキャッシュの設計思想と利点の違い	シミュレーションに利用したプロセッサとメモリのパラメータ	シミュレーションに利用したメモリ(2次キャッシュ)のパラメータ

　このシミュレーションによると、キャッシュミスの頻度はMRAM化によって12%～19%程度、減少した。ただし、プロセッサの命令処理性能(IPC：Instructions Per Cycle)は3%～7.5%程度低下した。

　キャッシュを大容量化したにも関わらず、プロセッサのIPCが低下したのは、MRAMの書き込みがSRAMに比べるとはるかに遅いためである。バンク当たりの書き込み(ライト)レイテンシはSRAMキャッシュが2.264nsであるのに対し、MRAMキャッシュは11.024nsと5倍近く長い。

　データ書き込み時の消費電力が大きいこともMRAMキャッシュの弱点である。SRAMキャッシュの書き込みエネルギーが0.797nJ(ナノジュール)であるのに対し、MRAMキャッシュの書き込みエネルギーは4.997nJもある。比較すると6倍を超える。待機時のリーク電力は2MBのSRAMキャッシュが2.089Wであるのに対し、8MBのMRAMキャッシュは0.255Wしかなく、圧倒的に低い。しかしデータ書き込みの頻度によっては、トータルの消費電力ではMRAMキャッシュがSRAMキャッシュよりも大きくなってしまうことがあり得る。

MRAMキャッシュの弱点

　上記のシミュレーションは、おおよその数値を「第1世代」のMRAMから得ていた。これに対し、Intelの研究チームとQualcommの研究チームはいずれも、消費電力の低減が見込める「第2世代」のMRAM技術をプロセッサに適用することを考えている。

　「第1世代」のMRAM技術(単体メモリとして製品化されたMRAM技術がこれに相当する)では、専用の配線に電流を流して磁界を発生させて外部から磁化の方向を変え、データの読み書きを実行する。この方式にはMRAMセルの面積がかなり大きい(約40×F2)、データの書き換えに大きな電流(磁界発生電流)を要する、という欠点がある。

　これに対して「第2世代」のMRAM技術は、電子のスピンによって生じる磁界を利用して磁化の方向を変更する。外部磁界が必要ないのでメモリセル面積が小さくなるほか、微細化とともにデータ書き込みに必要な電流が減るという特長を備える。第1世代と第2世代を区別して、第2世代を「スピン注入メモリ」、「STTRAM(Spin Transfer Torque RAM)」などと呼ぶこともある。

「第2世代MRAM(スピン注入型MRAM)」の書き込み原理。富士通研究所がISSCC 2010の発表内容に関する記者会見を開催したときの資料から引用

　これまで公表された研究論文や学会講演などを見る限り、開発に極めて積極的なのはQualcommとTSMCの共同研究グループである。例えば2009年12月には、電子デバイス技術の国際学会IEDMで32Mbitと1MbitのMRAMマクロを設計、製造した成果を発表している。また2012年6月に開催された国際学会VLSI Symiposiumでは、開催前日のワークショップ「2012 Spintronics Workshop on LSI」で招待講演し、最新の開発状況を明らかにした。

　Qualcommはスマートフォン用SoC(System on a Chip)の大手ベンダーであることから、MRAMの低消費電力という特長をSoCのキャッシュ以外にも応用することを考えている。SoCに内蔵するMRAMの用途はキャッシュのほかにスクラッチパッドメモリ、フリップフロップ、高周波(RF)回路と幅広い。さらに、外付けのDRAMをMRAMで代替することも視野に入れている。

QualcommとTSMCの共同研究グループが試作した第2世代MRAM(STT-RAM)のマクロ	Qualcommがスマートフォン向けに想定するMRAMの応用範囲

　一方、Intelはこれまで公表された研究論文や学会講演などを見る限り、設計パラメータの検討はしているものの、実際にメモリセルやメモリセル・アレイなどを試作してはいないとみられる。Intelも2012年6月の「2012 Spintronics Workshop on LSI」で招待講演し、最新の開発状況を説明した。記憶素子である磁気トンネル接合(MTJ)の構造をシミュレーションなどで評価している。用途はマイクロプロセッサのオンチップキャッシュ、それもラストレベルキャッシュを想定する。

　Intelの講演で興味深かったのは、MRAMのデータ保持期間に関する考え方である。MRAMでは熱安定性がデータ保持期間を左右する。もう少し分かりやすく表現すると、温度が高くなるとMRAMの記憶しているデータが不安定になり、反転する恐れが高まる。このため半導体メモリで一般的な10年というデータ保持期間と書き込みのしやすさを両立させるためには、1bitあるいは2bitの誤り訂正回路(ECC)を組み合わせることが望ましいとしていた。PC/サーバーが搭載しているマイクロプロセッサのSRAMキャッシュでもECCは標準的に搭載されており、コストは基本的に変わらないことから、受け入れやすい手法といえる。

　さらにキャッシュの場合は、要求されるデータ保持期間が一般的な半導体メモリよりもはるかに短いため、熱安定性に対する要求仕様を緩和できると指摘していた。このことは重要だ。キャッシュのようにデータを頻繁に書き換えるメモリでは、10年のデータ保持期間は明らかにオーバースペックと言える。システムの使われ方によっては1カ月、あるいは2週間ほどデータを維持できれば、保証仕様としては十分な可能性すらある。

　MRAMキャッシュの弱点である書き込み速度の低さを考慮すると、このことは朗報だ。なぜなら、MRAMの記憶素子は熱安定性を弱めるとデータを書き換えやすくなるからである。すなわち、データの書き込みを高速化できる可能性が高い。この意味では、MRAMはキャッシュに適した特性を備えていると言えよう。

IntelによるMRAMキャッシュの検討結果。MRAMセルの熱安定性を検討した結果である。左のグラフはキャッシュラインに不良が発生する確率と熱安定性(kTの倍数:kはボルツマン定数、Tは絶対温度)の関連、右のグラフは10年のデータ保持期間を達成するために必要な熱安定性(kTの倍数)と誤り訂正回路(ECC)の関連。グラフの下のテキストでは、キャッシュでは要求する寿命(データ保持期間)が短く、データ書き換えを高速化する余地があることを指摘している