福田昭のセミコン業界最前線
6月開催予定のVLSIシンポジウム、明日のモバイルとIoTを担う半導体チップ
（2015/4/16 16:07）
半導体のデバイス技術と回路技術に関する国際会議「VLSIシンポジウム」が、今年(
2015年)も6月に京都で開催される。その技術講演プログラムがこのほど、同シンポジウムの公式サイトで公表された。
半導体のデバイス技術に関する世界最大の国際学会は毎年12月に開催される「IEDM(国際電子デバイス会議)」、半導体の回路技術に関する世界最大の国際学会は毎年2月に開催される「ISSCC(国際固体回路会議)」である。これらはいずれも冬季に開催される。これに対して毎年初夏に開催される「VLSIシンポジウム」は、IEDMとISSCCを補完する重要な国際会議として半導体の研究開発コミュニティでは認知されている。
「VLSIシンポジウム」は、半導体のデバイス技術に関する研究成果を発表する国際会議「Symposium on VLSI Technology」(VLSI Technology)と、半導体の回路技術に関する最新の研究成果を発表する国際会議「Symposium on VLSI Circuits」(VLSI Circuits)で構成される。両者は同じ会場で、会期を1日ずらして開催されてきた。今年のVLSI Technologyは6月15日～18日に、VLSI Circuitsは6月16日～19日に京都で開催される。
以下は公表されたプログラムから、今年の発表内容を解説する。
VLSI Circuits:Broadwellの技術概要
「VLSI Circuits」は半導体の回路技術に関する国際会議なので、ISSCCと同様に、さまざまなシリコンダイや回路ユニットなどの開発成果が発表される。ここではプロセッサとメモリに関連した技術講演を紹介しよう。
プロセッサ関連では、Intelがマイクロプロセッサ「Broadwell(開発コード名)」ファミリの技術概要を報告する(講演番号23-1)。製造技術は14nm FinFETである。
STMicroelectronicsとUniversity of California, Berkeleyの共同研究チームは、RISC-VマイクロプロセッサとDC-DCコンバータを同じシリコンダイに集積した開発成果を発表する(講演番号23-2)。製造技術は28nmの完全空乏型(FD)SOI技術である。DC-DCコンバータはスイッチドキャパシタ方式。0.5～1.0Vを出力する。
フィンランドのVTT Research Centreなどの共同研究グループは、1.55Vのリチウムイオン電池で動作する32bit CPUとDC-DCコンバータを集積したチップを報告する(講演番号23-4)。製造技術は28nmの極薄バックバイアス(UTBB)式完全空乏型SOI技術である。DC-DCコンバータはスイッチドキャパシタ方式。
VLSI Circuits:LPDDR4の次を狙う高速インターフェイス
メモリ関連では、ソニーとMicron Technologyが16Gbitと大容量の抵抗変化メモリ(ReRAM)チップを報告する(講演番号JFS2-2、招待講演)。両社は2014年2月のISSCC 2014で試作チップを発表済み。研究開発に、どの程度の進展があったのかが注目される。
Samsung Electronicsは、LPDDR4インターフェイスの2倍のデータ転送速度を備えるDRAMインターフェイス技術を発表する(講演番号12-2)。次世代のモバイルDRAM向けインターフェイス技術である。ピン当たりのデータ転送速度は6.4Gbit/secと高い。製造技術は25nmのDRAMプロセス。
Intelは、14nm FinFET技術による高密度SRAM技術を披露する(講演番号19-1)。メモリセル面積は0.094平方μmと小さい。0.56Vと低い電源電圧にも関わらず、400MHzと高い周波数で動作する。
VLSI Circuits:3.5mWの低消費人体通信チップ
プロセッサとメモリ以外では、モバイル用途やIoT用途などを狙った低消費電力技術の発表が目立つ。
ルネサス エレクトロニクスは、IoT向けの車載用低消費電力技術を報告する(講演番号JFS1-1)。車載用に必須とされる高温動作に対応しており、pn接合温度で170℃の高温下でも回路が動作する。
Qualcomm Technologiesは、バッテリのエネルギー消費を最小化するSoC設計技術を発表する(講演番号JFS1-3)。待機時消費電力と動作時消費電力の推定精度を向上させている。10nmノードのSoCで、14nmノードに比べて消費電力当たりの性能を2.5倍以上に高められるとする。
富士通研究所とオランダのimecは共同で、3.5mWと低消費のIEEE 802.15.6(人体通信ネットワーク規格)準拠無線トランシーバSoCを開発した成果を公表する(講演番号5-1)。搬送波周波数は315/400MHz。デジタルベースバンド回路とMAC回路を集積してある。製造技術は40nmのCMOS技術。
Broadcomは、1チャンネル当たりの消費電力が2.7mWと低いケーブルTV受信用チップセットを発表する(講演番号14-3)。最大で158チャンネルと数多くのチャンネルを受信可能である。チップセットは0.18μmのBiCMOS技術による低雑音アンプ(LNA)と、28nmのCMOS技術による受信器で構成される。LNAチップの消費電力は130mW、受信器チップの消費電力は300mWである。
VLSI Technology:16nm/14nmのSoC製品を実現するロジック技術
半導体のデバイス技術に関する研究開発は、16nm/14nmのCMOSロジック向けトランジスタが開発完了から量産初期の段階にある。10nmと7nmのロジック向けトランジスタ技術は、まだ確定しておらず、研究開発段階にある。5nm以降のトランジスタ技術に関しては要素技術を研究する段階であり、トランジスタの確かな姿はまだ見えていない。
メモリ技術に関しては、次世代の不揮発性メモリに関する研究開発が変わらず、続けられている。有力候補である相変化メモリ(PCM)と抵抗変化メモリ(ReRAM)に関する研究成果が披露される。
16nm/14nmのCMOSロジック技術に関しては、Intel、TSMC、STMicroelectronicsグループからそれぞれ、技術講演が予定されている。Intelは、14nm CMOS FinFET技術によるSoC(System on a Chip)向けのプラットフォーム技術を公表する(講演番号2-1)。第2世代のFinFET技術、超高密度のSRAMセル技術、高性能CMOSロジック技術、低消費電力CMOSロジック技術、RF技術、3.3Vの入出力回路技術などで構成する。TSMCは、16nm CMOS FinFET技術による3.3V入出力のSoCプラットフォーム技術を公表する(講演番号11-3)。これらはいずれもバルクCMOSである。
STMicroelectronicsと仏IBMなどの共同研究グループは、14nmの完全空乏型(FD型)SOIロジック技術の改良版を発表する(講演番号13-1)。同じ値のリーク電流で、ゲート遅延時間を従来版に比べて17%ほど短くした。
このほかIntelが、14nmのFinFET技術で製造するトランジスタのしきい電圧のばらつきを幅広く測定する手法を報告する(講演番号11-2)。標準偏差σの5倍までのばらつき(±5σ)を、実用的な時間内で測定する。nMOSトランジスタのばらつき測定結果は19mV、pMOSトランジスタのばらつき測定結果は24mVだとしている。
VLSI Technology:7nm以降を狙うゲルマニウム材料
7nm以降のトランジスタ技術では、キャリアの移動度を上げて高速化を図る技術や、トンネル効果によって動作電圧を下げる技術などが提案されている。
キャリアの移動度を上げる技術で有力視されているのは、ゲルマニウム(Ge)の採用である。ゲルマニウムのキャリア移動度は、シリコン(Si)に比べるとはるかに高いからだ。チャンネル部分の材料をSiGe化合物あるいはGeに変更することで、トランジスタの高速化を図る。
既存技術からの変更が少ないのは、SiGe化合物である。IBMが、SiGe化合物でGeの組成比率を0.7と極端に高めて性能を向上させたFinFET技術を報告する(講演番号2.3)。pMOSトランジスタの性能向上を狙った。構造はバルクではなく、絶縁層の上にチャンネル層を形成したもの。SOIのSがシリコン(Si)ではなく、SiGeに変わった構造である。
チャンネル材料をGe材料に変更したトランジスタ技術は、Purdue Universityが豊富な研究実績を有することで知られている。同大学は今回、GeのFinFETによってCMOSのインバータ回路を試作した結果を発表する(講演番号6.2)。
トンネル効果によって電流をオン/オフする電界効果型トランジスタ「トンネルFET」は、オフ状態でのリーク電流が従来のMOSトランジスタに比べて少ない。このため、従来のFETに比べると電源電圧を下げられる。東京大学と科学技術振興機構の共同研究グループ(講演番号3.1)と、Intel(講演番号3.2)がそれぞれ、トンネルFETの研究成果を報告する。
このほか、7nm技術によるモバイル用SoCのRCスケーリングをQualcomm Technologiesが論じる(講演番号JFS3-4)。
VLSI Technology:4bit/セル技術の次世代不揮発性メモリ
次世代不揮発性メモリでは、相変化メモリ(PCM)の研究開発成果が注目される。IBMとMacronix Internationalの共同研究グループが大容量のPCMを試作した結果を2件、報告するからだ。1件は、MLC(2bit/セル)方式で512MbitのPCMチップを試作した成果である(講演番号7-5)。もう1件は、1個のメモリセルに4bitと多くのデータを蓄積する4bit/セル方式で、256MbitのPCMチップを開発した成果である(講演番号7-2)。
抵抗変化メモリ(ReRAM)では、埋め込み用メモリの研究報告が相次ぐ。パナソニックとimecの共同研究グループが、28nm技術による埋め込み用抵抗変化メモリ(ReRAM)技術を発表する(講演番号2.2)。記憶容量が2Mbitのメモリチップを試作し、評価した結果を示す。ルネサス エレクトロニクスも、埋め込み用の抵抗変化メモリ(ReRAM)技術を発表する(講演番号JFS2-3)。90nmのCMOS技術で2Mbitのマクロを試作した。フラッシュメモリ内蔵マイコン(フラッシュマイコン)の代替を狙う。
