|
|
SiS、DDR333対応Pentium 4用チップセット「SiS645/961」説明会を開催
9月4日 開催
SiS645は8月9日に発表されたDDR333対応チップセットで、AGP 4Xコントローラや、メモリコントローラを備えたノースブリッジ「SiS645」と、IDEやUSB、PCIなどデバイスコントローラを備えたサウスブリッジ「SiS961」で構成されている。また、ノース/サウス間は同社の独自技術「MuTIOL(Multi Threaded I/O Link)」によって接続される。1,000個ロット時の単価は35ドル。 発表会では、まずDDR333の必要性について触れ、「従来Pentium IIIで必要なメモリのバンド幅はPC133で1GB、DDR266のAthlonでは2.1GBだったが、Pentium 4では3.2GBの帯域が必要になる。これに対応するにはDDR333が必要だ」と説明した。 2チップ構成化にあたり、従来SiS635やSiS735で使われていたMuTIOLでは対応できないため、今回あらたにAMDのHyperTransportの技術を取り入れてMuTIOLを改良。ノース/サウス間533MB/secのバス帯域を確保できたという。533MBの帯域を確保することで、サウスブリッジのデバイスがすべて一斉に起動しても余裕をもって対応できるとしている。
SiS645/961はすでにサンプル出荷を開始、9月末から量産体制に入るとしており、早ければ10月には搭載マザーボードが発売される予定という。 会場にはエルピーダメモリ、Hynix Semiconductorの代表者も出席し、各社のDDR333対応メモリなどのロードマップを公開した。エルピーダメモリでは2002年第1四半期に0.13μmプロセスのDDR333対応256Mbitメモリモジュールを出荷、同第2四半期には512Mbit版を出荷する予定という。 また、Hynixでは従来グラフィック市場向けが主流だったDDRメモリは2002年頃からPC市場へ普及してくるとみており、2002年第2四半期には32%程度のシェアになると予想している。
質疑応答ではまず、「現在SiS961はUSB 1.1をサポートしているが、USB 2.0をサポートする予定はあるのか?」という質問を受け、「来年上半期中にはUSB 2.0対応のサウスブリッジを発表したい」とし、「今回あえて2チップ構成にした理由は、これら進化の激しいデバイス類にも、サウスブリッジを変更するだけで柔軟に対応できるからだ。1チップ構成ではこうはいかない」と説明した。 また、SiS645の製造プロセスについては、「現時点では0.18μmで製造されているが、2002年からは0.15μmに移行する」という。 「SiS635や735を採用しているマザーボードメーカーは多くはないが、SiS645ではどうなるのか?」という質問には、「現在各マザーボードメーカーと交渉中だが、各ベンダーとも非常に興味をもってくれている」、「今のところ、採用しないというマザーボードメーカーのほうが少ない」と語った。 チップセットの価格についても質問を受け、これについては、「35ドルという価格はとても安価だが、SiSとしては価格破壊のリーダーになりたいわけではない。だが、ライバル会社がそういった状況を望むのであれば、受けてたつ」としながらも、「これらチップセットなどのオープンアーキテクチャに求められるのは価格的なメリットではなく、それがもたらす総合的なパフォーマンスにあると考えている。SiS645も価格を前面に出した売り方はしない」と説明した。 最後に、「Athlon/Duron用のDDR333対応チップセットを出す予定はあるのか?」という質問をうけ、「近いうちに改めて発表する機会があると思う」と回答し、AMD系CPU対応チップセットでも同様の製品を発表する用意があることを明らかにした。
□SiSのホームページ(英文) (2001年9月4日)
[Reported by kiyomiya@impress.co.jp] |
I |
|
