11月7日発表 (現地時間)

　米Intelは、0.13μm(130nm)プロセスの開発が完了したと発表した。同技術による量産は来年に開始される予定で、この技術を利用したMPUは1億個以上のトランジスタを集積し、数GHzの動作が可能になるとしている。

　同社は、ゲート長が70nm、ゲート酸化膜が1.5nm、銅配線による接続、低誘電率の絶縁材料といった技術を用いて、動作可能なSRAMとMPUを製造。「業界で初めて130nmプロセスの開発を完了し、複雑な集積回路の製造体制を整えたことを示した」と述べている。なお、このプロセス技術の詳細は、12月に開催される「International Electron Devices Meeting (IEDM)」で発表される予定。

　同社の130nmプロセスは、高速トランジスタと高性能インターコネクトにより、180nmマイクロプロセッサの動作周波数を最大65%向上。また、1.3V以下で動作し、現在の最先端技術と比較して電圧を20%削減できるとしている。

　なお、300mmウエハでの130nmプロセスを採用した製品の量産は、IDF Fall 2000で明らかにされたように2002年を予定。同社では300mmウエハを用いた場合、200mmウエハを利用した場合に比べて、半導体製品の製造コストが30%以上減少すると予測している。

　今回の発表については、同社のサンリン・チョウ副社長は「インテルがムーアの法則に忠実に従っていることを、あらためて証明するもの。10年にわたり、新プロセス技術を2年毎に発表してきたが、それを更新したことになる」と述べている。

□Intelのホームページ (英文)
http://www.intel.com/
□ニュースリリース (英文)
http://www.intel.com/pressroom/archive/releases/cn110700.htm
□関連記事
【8月22日】IDF Fall 2000前日レポート「Pentium 4やシリアルATAをデモ」
http://pc.watch.impress.co.jp/docs/article/20000822/idf02.htm

(2000年11月8日)

[Reported by furukawa@impress.co.jp]