ヒルズボロのファブ「D1C」における300mmウェハの技術検査

8月13日(現地時間)発表

ゲート長50nmのトランジスタ

　Intelは13日(現地時間)、90nmプロセスに採用した技術の詳細を発表し、2003年に90nmプロセスによる量産を開始する予定とした。

　同社は2003年までに3カ所のファブで90nmプロセス技術を立ち上げ、2003年後半にはPentium 4の後継CPUとなる「Prescott」を90nmプロセスで量産する予定としている。

　発表された技術は、ゲート長50nmの低消費電力トランジスタ、歪みシリコン(Strained silicon)、7層構造の高速な銅配線、低誘電率のカーボン・ドープ酸化絶縁材料。リリースでは、Pentium 4のゲート長60nmよりもさらに小さくなったゲート長50nmのトランジスタは、1つの赤血球の中に100個入るほどの小ささとしている。また、歪みシリコンにより電流がスムースに流れ、動作速度が向上するという。

　同社は2月に、オレゴン州ヒルズボロのファブ「D1C」において、90nmプロセスによる52Mbit SRAMチップの製造に成功した。90nmプロセスは300mmウェハで量産されるが、同社は、90nmプロセスによる量産において、0.13μmの300mmウェハ用製造ツールの75%を再利用可能と予測している。

□Intelのホームページ(英文)
http://www.intel.com/
□ニュースリリース(英文)
http://www.intel.com/pressroom/archive/releases/20020813tech.htm
□ニュースリリース(和文)
http://www.intel.co.jp/jp/intel/pr/press2002/020814.htm
□関連記事
【7月31日】UMCとAMD、Infineonが65/45nm製造技術の共同開発で合意
http://pc.watch.impress.co.jp/docs/2002/0731/umc.htm

(2002年8月19日)

[Reported by tanak-sh@impress.co.jp]