3次元スタック技術(トランジスタレベル)の注目論文。TSMCはゲートピッチが48nmと短いCFETを試作した。pチャンネルFETの上にnチャンネルFETを積層している(論文番号29.6)

3次元スタック技術(トランジスタレベル)の注目論文。TSMCはゲートピッチが48nmと短いCFETを試作した。pチャンネルFETの上にnチャンネルFETを積層している(論文番号29.6)