3D NANDフラッシュメモリの各世代(N世代を中心とする前世代と後世代)におけるウェハコストに占めるプロセスコストの推移。プロセスコストはCMOS周辺回路、アーキテクチャ、メモリセルアレイの各工程に分けた。またN世代とは周辺回路とメモリセルアレイをモノリシック積層するアーキテクチャ(CUA:CMOS Under Array)の現行世代と注釈があることから、「第6世代(BiCS6)とみられる。WDが基調講演で発表したスライドから
