10nmプロセスにおけるハイパースケーリング(全体)。10nmプロセスではダミーゲートの削減とアクティブ領域のゲートコンタクト形成が、トランジスタ密度の増加とロジックセル面積の削減に貢献した。同じイベントでKaizad R. Mistry氏が示したスライド
