イベントレポート
NVIDIA、1秒間に24兆回のディープラーニング演算可能なDRIVE PX2を発表
～次世代Tegraが2つと、PascalアーキテクチャのGPU 2つを搭載
（2016/1/6 06:00）
NVIDIAは、International CESの報道関係者向けのイベント“CES Unveiled”が行なわれているコンベンションセンターに隣接するホテルの宴会場において記者会見を開催し、同社が昨年(2015年)のCESで発表した自動車の自動運転向けソリューションの第2世代となる「DRIVE PX2」を発表した。
DRIVE PX2は、表面にNVIDIAからは正式には発表されていない次世代Tegraが2つ、裏面にこちらもまだ未発表のPascalアーキテクチャのGPUが2つ搭載されており、NVIDIA 社長兼CEO ジェンスン・フアン氏によれば「1秒間に24兆回のディープラーニング演算が可能で、MacBook Pro150台分に相当する」性能が、自動車の自動運転の頭脳として活用されることになる。
ディープラーニングを利用して実現する自動運転が大きなテーマに
NVIDIAは自動車向けの半導体ビジネスに力を入れているのは周知の通りだが、ここ1～2年は自動車向けは自動車向けであっても、IVI(車載情報システム)やデジタルメーター向けの製品ではなく、いわゆるADAS(先進安全運転システム)や自動運転向けのソリューションに力を入れている。というのも、それらの機能を、SoCで実現するにはより高いグラフィックス性能や、GPUを利用した汎用演算性能が重視されるため、CUDAで他社に先行しているNVIDIAにとって、他社に対して差別化をしやすい分野と言える。
特に自動運転に関しては、ディープラーニング(深層学習)という手法を採用することが自動車メーカーの間でトレンドになりつつある。ディープラーニングとは、人間の脳の仕組みを模したニューラルネットワークを利用してトレーニングを行なう仕組みで、人間の脳が行なっているような判断をコンピュータで行なうことが可能になる。
自動車が走っている公道には、ほかの車両や歩行者などさまざまな存在があり、それらと接触したりして事故を起こすことがないように運行しなければいけない。人間の場合は脳がそれらを瞬時に判別して避ける動作を取るが、コンピュータの場合にはカメラやレーダーを利用してそれらをデジタルデータ化し、その物体が何であるかコンピュータが解析して行なう。それをその瞬間、瞬間で処理する必要があるため、通常のコンピュータの演算ではまったく追いつかない。そこで、ディープラーニングを利用して、それらにかかる時間を短くするのが狙いだ。
そのディープラーニングは、並列演算を多用する処理になるので、CPUよりもGPUが向いており、同社が推進しているCUDAを利用して演算するとCPUで行なう場合に比べて圧倒的に高速に演算できる。このため、NVIDIAは自動運転の実現が新しい応用領域だとしており、CUDAに対応した半導体、そしてディープラーニングを実現するソフトウェアソリューションをセットにして自動車メーカーに売り込んでいるのだ。
MacBook Pro 150台分に相当する性能を１つのボードで実現
そのNVIDIAが、昨年のCESで発表したのが、同社の最新SoCとなるTegra X1と、それを2つ搭載したDRIVE PXというボードだ。このDRIVE PXは、そのまま自動車に実装されることを意識した仕様になっており、自動車メーカーはNVIDIAから提供されるソフトウェア開発キットなどを利用して開発し、自社の自動車に実装することになる。
今回NVIDIAが発表したのは、その第2世代となるDRIVE PX2で、性能面が大幅に強化されている。フアンCEOによれば「1秒間に24兆回のディープラーニング演算が可能で、MacBook Pro 150台分に相当する性能だ」という。
具体的にどのくらい強化されているかと言えば、PC向けの現時点での最高峰のGPUであるGeForce GTX TITAN Xが1秒間に7兆回のディープラーニング演算が可能と明らかにされており、実にその3.4倍だ。性能が大幅に強化されているのは、それだけ自動車メーカーからの要求が高いということだ。
このため、そのスペックも強烈で、表面に2つのまだ未発表の次世代Tegraが2つ、裏面にはこちらもまだ未発表のPascalアーキテクチャのGPUが2つ搭載される形になっている。フアン氏によれば、いずれもFinFET(Intelで言うところの3Dトランジスタ)の16nmプロセスルールで製造されているとのこと。
Parkerと考えられる次世代TegraとPascal世代のGPUを2つずつ搭載するDRIVE PX2
現時点ではNVIDIAはTegra X1の後継となる製品を発表していないため、ただ次世代Tegraとだけ紹介されたこの製品は具体的な内容はほとんど何も言及されていないが、NVIDIAはTegra X1の後継としてParker(パーカー、開発コードネーム)と呼ばれる製品を開発していることが分かっており、Tegra X1のCPUがARMが開発したCortex-A57とCortex-A53が搭載されている構成になっているのに対して、Parkerは自社開発の64bit ARMコア(Project Denver)になっているとされてきた。
今回、フアン氏は、DRIVE PXのCPUとして「4つのDenverコアと8つのCortex-A57が搭載されている」と明らかにしているが、2つのTegraしか載っていないと考えると、それぞれには2つのDenverコア+4つのCortex-A57が搭載されることになり、これは以前から言われてきたParkerの仕様と一致する。このため、搭載されている次世代TegraというのはParkerである可能性が高いと言える。
また、搭載されているGPUは、こちらもまだ未発表のPascalアーキテクチャだ。Pascal世代のGPUでは、HBM(High Bandwidth Memory)が採用されることが明らかにされているが、全製品ではなく、AMDもそうであるようにHBMは一部のハイエンド製品に採用され、メインストリーム向けは通常のGPU用のDRAMが採用される可能性が高い。
今回フアン氏が公開したDRIVE PX2のボードには、2つのPascalアーキテクチャのGPUが搭載されていたが、いずれもHBMではないと考えられ、Pascal世代のGPUでもメインストリーム寄りの製品である可能性は高い。ボード全体の消費電力では250Wとされており、2つのTegraが大きくても十数Wであると考えれば、GPU部分で100～120W程度の消費電力が妥当で、やはりメインストリーム向けのPascalと考えるのが自然だ。
なお、今回の記者会見はDRIVE PX2の話題が中心で、このほかも、NVIDIAが自動車メーカーに向けて提供する自動運転を実現するソフトウェアの開発ソリューションとなるDriveWorksなどの、自動車向けの内容に終始した。現在のNVIDIAは、自動車向けのソリューションに対して多くの投資を行なっており、今のNVIDIAを象徴した発表会だったと言っていいだろう。
