速度や電力効率を向上した次世代低電力メモリ「LPDDR6」

　JEDECは、次世代の低消費電力メモリ「LPDDR6」の規格を発表した。モバイルデバイスやAIなど、さまざまな用途においてメモリの速度や効率を大幅に引き上げるとしている。

　LPDDR6では、AIアプリケーションやハイパフォーマンスワークロードでの利用を想定し、デュアルサブチャネルアーキテクチャを採用。32byteのアクセス粒度を維持しつつ、より柔軟な動作が可能になったという。

　1つのダイあたり2つのサブチャネル、サブチャネルあたり12のデータ信号線を備えることで、性能の最適化を図ったほか、大容量メモリ構成やバンクリソース活用の最大化を実現するStatic efficiencyモード、オンザフライでのバースト長制御なども特徴とする。

　電力効率の面では、LPDDR5のものより低電圧化/低消費電力化が可能なVDD2電源を採用。低周波数動作時にVDD2の供給を抑え、消費電力を削減するDVFSL(Dynamic Voltage Frequency Scaling for Low power)、低電力で帯域幅が狭い用途においてシングルサブチャネルインターフェイスを使用するDynamic Efficiencyモードなども用意する。

　そのほか、DRAM上のデータ整合性を守るPer Row Activation Counting(PRAC)やオンダイエラー訂正コードといったセキュリティや信頼性の向上に向けた機能も備える。