WinHEC2002レポート

PCI-SIGが3GIOの正式名称を“PCI Express”と決定

3GIOの名前が正式にPCI Expressに決定された

会期:4月16~18日

会場:Wasington State Convention & Trade Center



 PCIの規格を策定するPCI-SIGは、WinHEC 2002のセッションにおいて、Intelなどが規格を策定しPCI-SIGに提案、規格の策定を進めてきた“3GIO(3rd Generation I/O)”の名称を“PCI Express”とすると発表した。さらにPCI Expressに関するセッションでは、PCI Expressに関する詳細がさらに明らかになった。


●3GIOの正式名称はPCI Expressに決定

 昨年の9月に開催されたIntel Developer Forum Conference Fall 2001では、3GIOの名前で知られた、次世代PCIバスの多くのスペックが明らかになったが、今回のWinHEC 2002では、その正式名称とさらなる詳細が明らかになった。正式名称は“PCI Express”で、ハイスピード、ポイントツーポイント、PCIバスとのソフトウェア互換性などを示しているという。

 規格化のスケジュールについては、今年の2月に開催されたIDF Spring 2002で公開されたことから変わりなく、4月にスペック1.0のドラフトがPCI-SIGに対して提案され、60日間のレビューが行なわれる。さらに第2四半期の終わりに公式なスペック1.0が公開されるというものになっている。

PCI Expressのロードマップ。第2四半期中にプロトコルなどが決定され、今年の後半にモバイル向けの仕様が策定される

 WinHECのPCI Expressに関するセッションではもう少し細かいスケジュールが公開された。

 Intelの3GIOイニシアチブマネージャのマラ・ガダンビ氏によれば「1.0ではプロトコル、電気信号、ソフトウェア、カードの形状が規定される。さらに今年の後半にPCカード、モバイル向けの仕様、モジュールの形状などの仕様を策定する」と述べ、さらに「2006年頃には、電気信号の仕様を拡張し、レーンあたりの帯域幅を5~6Gbit/Sec(第1世代の3GIOは2.5Gbit/Sec)に引きあげた第2世代のPCI Expressが利用できるように、仕様の策定を行なう」と説明し、第2世代のPCI Expressではレーンあたりの帯域幅を第1世代の倍にまで引き上げると説明している。



●1Xで500MB/Sec、2Xで1GB/Sec、16Xで8GB/Secを実現

 PCI Expressは、従来のPCIバスが32bitのパラレルバスであったのに対して、シリアルバスとなっており、今後CPUのクロックが上がっていくにつれて要求される周辺部分のバス帯域幅の向上というニーズにこたえるために作られた次世代バスだ。

PCI Expressの帯域幅を説明する

 パラレルバスのクロックを上げていくというアプローチにより現在のPCIバスの帯域幅を上げていくことも不可能ではないのだが、パラレルバスでは上げられるクロックに限界があり、シリアルバスに転換することで、よりクロックを上げていこうというアプローチがとられている。第1世代のPCI Expressではレーンあたり2.5Gbit/Secという帯域幅が実現されている。PCI Expressでは8bit/10bitエンコーディングが行なわれるため、バイトに直すと、レーンあたり250MB/Secの帯域幅が実現される。PCI Expressでは上り下り双方向にレーンが用意されるため、標準のPCI Express(1X)では500MB/Secの帯域幅が実現される。

 PCI Expressのもう1つの特徴は、レーンの幅をスケーラブルに変更できることだ。例えば1XではI/Oピンが4ピンとなっているが、2XのPCI ExpressではI/Oピンが倍の8ピンとなり、帯域幅は1GB/Secとなる、同じように、3X、4X…… と増やしていき、最終的には16X(64ピン)まで上げていくことができる。16Xでは8GB/Secの帯域幅を実現することになる。第2世代の3GIOではレーンあたりの帯域幅が5~6Gbit/Secとなるため、第1世代と同じく8/10bitエンコードが行なわれたとすると、レーンあたり500~600MB/Sec、1Xモードでも1~1.2GB/Secと倍以上の帯域幅が実現されることになる。

ピン数帯域幅
1X4ピン500MB/Sec
2X8ピン1GB/Sec
4X16ピン2GB/Sec
8X32ピン4GB/Sec
16X64ピン8GB/Sec



●PCI ExpressのPCへのインプリメントは2004年からか

 IDF Spring 2002のレポートでも述べたように、Intelは2003年の後半にサーバー向けのチップセットでPCI Expressを、PC向けチップセットでは2004年よりサポートする可能性が高い。Intelは顧客に対して、サーバー向けNICでは2003年後半にPCI Expressをサポート、クライアント向けNICは2004年にサポートするとしており、2003年の第2四半期にリリースされるPrescott(Northwoodの次世代コア)用のチップセット「Springdale」でPCI Expressがサポートされる予定がないというのが、その理由だ。

 VIA TechnologiesやSiSといったサードパーティは、いち早く、今年の第4四半期にPCI ExpressをサポートするとOEMメーカーに説明しているが、それも他社よりも早く技術にとり組んでいるというアピールをするための見せ球とする関係者は多く、実際の普及はどんなに速くても2003年の後半以降というのが業界関係者の一致した見方のようだ。

 ただ、Intelのガダンビ氏は「PCI Expressのコストは、現状のPCIと同じか、それ以下である」と述べている。だとすれば、OEMメーカーにとって、乗りかえない理由は全くないわけで、2003年の後半から2004年にかけて、一挙にPCI Expressへの乗りかえが進むというのが最も可能性が高いストーリーと言えるだろう。

□WinHEC 2002のホームページ(英文)
http://www.microsoft.com/winhec/
□PCI-SIGのホームページ(英文)
http://www.pcisig.com/
□ニュースリリース(英文)
http://www.pcisig.com/news_room/press_releases/2002_04_17/
□関連記事
【3月1日】IDF Spring 2002レポート 3GIO編
PCのフォームファクタを劇的に変える3GIO
http://pc.watch.impress.co.jp/docs/2002/0301/idf06.htm

(2002年4月18日)

[Reported by 笠原一輝]

I
最新ニュース
【11月30日】
【11月29日】
【11月28日】

【Watch記事検索】


【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
個別にご回答することはいたしかねます。

Copyright (c) 2002 impress corporation All rights reserved.