イベントレポート
モバイルメモリの主役を狙うスピン注入磁気メモリ
（2014/6/23 06:00）
- 2014 Symposium on VLSI Technology
- 会期：6月10～12日
- 会場：米国ハワイ州ホノルル市
- Hilton Hawaiian Village
- 2014 Symposium on VLSI Circuits
- 会期：6月11～13日
- 会場：米国ハワイ州ホノルル市
- Hilton Hawaiian Village
スマートフォンやメディアタブレットなどのメモリアーキテクチャは、CPUキャッシュはSRAM、主記憶(メインメモリ)は低消費電力DRAM、外部記憶(ストレージ)はNANDフラッシュメモリとなっているのが普通である。これらのモバイル機器を開発するときに大きな課題となるのが、処理性能と消費電力、コスト、バッテリのトレードオフ関係である。
処理性能の向上は消費電力の増大を招くが、動作時間を維持しようとするとバッテリの容量を拡大しなければならない。バッテリ容量の拡大は、サイズと重量とコストの増加を招く。バッテリの性能向上ペースは非常にゆっくりとしており、次期製品の開発スケジュールを考慮すると、バッテリの改良を待つことは難しい。
そうなると、消費電力の増大を抑制しつつ、処理性能を高めることになる。CPUはマルチコア化によって性能向上と消費電力低減を両立させた。メモリでは主記憶を担う低消費電力DRAMの改良が性能向上と電力抑制に大きく寄与した。
ただし、CPUコアを無制限に増やすわけにはいかない。オーバーヘッドが大きくなり、コアを増やしてもそれほど性能が上がらなくなる。そこで高性能コアと低消費コアを負荷に応じて切り換えるマルチコアが高性能スマートフォンでは使われるようになってきた。
またマルチコア化とともにキャッシュの記憶容量が増加し、キャッシュによる消費電力、特に待機時消費電力の増大が無視できない課題となりつつある。
まずはラストレベルキャッシュのSRAMを磁気メモリで置き換え
SRAMキャッシュの大容量化に伴う大きな問題は2つある。1つは、先ほど述べたように待機時消費電力が増加すること。キャッシュ用のSRAM技術は単体メモリのSRAM技術とは違い、高速アクセスを重視することでデータ保持期間を犠牲にしている。粗く言い換えると、リーク電流を許容することでアクセス時間を短縮しているのである。もう1つは、メモリ技術の中では記憶容量当たりの半導体面積が最も大きいことだ。キャッシュの大容量化は、製造コストの増加に直結する。
この問題が最も顕著なのが、メモリアーキテクチャでは主記憶のすぐ上位にあるキャッシュ「ラストレベルキャッシュ(LLC)」である。LLCの消費電力を低減することの効果は少なくない。そこでLLCのメモリ技術をSRAMベースではなく、不揮発性メモリベースに変更しようという動きが活発になってきた。LLC向け不揮発性メモリの有力候補が、スピン注入磁気メモリ(STT-MRAM)である。
今年(2014年)のVLSIシンポジウムでは東芝が、LLC向けにSTT-MRAM技術を開発し、その成果を発表した(Noguchiほか、講演番号C12.1)。記憶容量が32MBのLLCを実現するメモリ技術をSRAM、埋め込みDRAM(eDRAM)、従来のSTT-MRAM、東芝が開発したSTT-MRAM(「ap-STT-MRAM」と呼称)で比較し、「ap-STT-MRAM」が性能と消費電力のバランスで最も優れているとの結果を得た。
なお比較の前提となるハードウェアは、8コアのCPU(動作周波数2GHz、アウト・オブ・オーダー実行)で、1次キャッシュ(L1)と2次キャッシュ(L2)はCPUコアごとに用意し、3次キャッシュ(L3)は共有キャッシュである。すなわちL3がLLCとなる。キャッシュの容量はL1が32KBの命令キャッシュと32KBのデータキャッシュ、L2が256KB、L3が32MBである。
CPUの実行時間で比較すると、SRAM技術を基準としたときにeDRAMとSTT-MRAMは実行時間が約2%長くなり、東芝が開発したap-STT-MRAMは逆にわずかながら実行時間が短くなった。LLCの消費エネルギーで比較すると、SRAM技術を基準としたときにeDRAMは60%強、STT-MRAMは80%弱と低くなった。東芝が開発したap-STT-MRAMはさらに低く、約40%で済む。
32MBのLLCを構成するメモリ技術(32nm技術、測定温度70℃)をもう少し詳しく見ていこう。まずは読み書きの遅延時間(レイテンシ)である。SRAMのレイテンシは読み書きでバランスがとれており、いずれも4.45nsである。この点はeDRAMも同じで、それぞれ4.29nsと等しい。
これに対して従来のSTT-MRAMは書き込みレイテンシが長いという弱点を抱えていた。読み出しレイテンシが3.06nsと短いのに対し、書き込みレイテンシは25.45nsと8倍も長い。これは書き込みが続くと、キャッシュの性能が大幅に低下することを意味する。
続いて読み書きに必要なエネルギーである。SRAMとeDRAMは読み書きのエネルギーがほぼ等しい。わずかに書き込みエネルギーが大きい程度の違いである。これに対して従来のSTT-MRAMは読み出しエネルギーが小さく、書き込みエネルギーが非常に大きい。読み出しエネルギーは0.94nJでSRAMの半分にも満たないのに対し、書き込みエネルギーは20.25nJでSRAMの9倍もある。
以上の比較から分かるのは、従来のSTT-MRAM技術をLLCに適用して利点を引き出すことは、本質的に困難であることだ。原因は主にメモリセルの構造にある。
従来のSTT-MRAM技術は、メモリセルが1個のトランジスタと1個の記憶素子(磁気トンネル接合素子:MTJ素子)で構成されている(「1T-1MTJ」と略記することが多い)。MTJ素子の基本的な構造は3層構造で、磁性層(固定層)、トンネル絶縁層、磁性層(自由層)が重なっており、各層を貫くように電流が流れる。
STT-MRAMでは、磁性層(自由層)の電子スピンの向きを電流によって変えることで、データの書き換えを実行する。この書き換えに必要な電流は比較的大きく、また電子スピンの向きを変えるのにはある程度の時間を必要とする。これが、STT-MRAMの読み書き性能をアンバランスにする原因である。
そこで東芝は、1個のメモリセルを2個のトランジスタと2個のMTJ素子で構成した。具体的には「1T-1MTJ」の対を形成し、相補形式でデータを格納する。相補形式とは、2つの「1T-1MTJ」の1つが低抵抗状態であるときに、もう1つの「1T-1MTJ」は高抵抗状態であるデータ格納形式だ。2つの「1T-1MTJ」による差分が1bitのデータとなる。この方式だと、メモリセルの書き換えが高速になるとともに、データ信号のマージンを大きく確保できるという利点がある。
この結果、東芝が開発した相補形式の「ap-STT-MRAM」では、読み出しレイテンシが4.09ns、書き込みレイテンシが2.09nsとなり、書き込みを大幅に高速化できた。消費エネルギーも読み出しが1.12nJ、書き込みが2.22nJとなり、読み出しではSRAMの半分、書き込みではSRAMとほぼ等しくなった。
ただしメモリセルを構成する素子の数が増えるので、キャッシュのシリコン面積は従来のSTT-MRAMに比べると大幅に増えてしまう。それでもSRAMキャッシュのシリコン面積に比べると、およそ半分で済むので、SRAMの置き換えであれば、十分に製造コストを削減できる。
STT-MRAMをモバイルメモリに全面展開へ
メモリ技術としてSTT-MRAM技術を考察したときの大きな特徴は、不揮発性(電源を切っても記憶内容が保持されること)と、無限の書き換え回数、書き換えが高速であることだ。特に不揮発性は、待機時消費電力を低減できることから、モバイル機器のメモリとして魅力的である。この観点から、Qualcomm TechnologiesはSTT-MRAMのモバイル機器への適用可能性を論じた(Kang、講演番号T5.2)。
まず、各種の埋め込み用不揮発性メモリ技術の書き換え性能を説明した。書き換え速度でみると優れているのはSTT-MRAM、FRAM(強誘電体メモリ)、PCM(相変化メモリ)、RRAM(抵抗変化メモリ)である。書き換え可能回数でみると優れているのは、STT-MRAMとFRAMである。埋め込みフラッシュメモリ(eFlash)は、書き換え速度と書き換え回数ともに優れているとは言えないものの、記憶容量当たりのコストが圧倒的に低い。
講演では、埋め込み用STT-RAM技術の適用範囲として、2つの方向が示された。1つは、小型のバッテリで長期間にわたって動作するモバイル機器に向けたSoC(System on a Chip)のメモリである。それもROMやRAMなどを統合したユニファイドメモリとしての応用を考えている。メモリの性能としては高速動作よりも消費電力低減を活用する。想定する応用機器はウェアラブルデバイス、IoT(Internet of Things)機器、セキュア機器などである。半導体の製造技術としては最近のノード、40nm/28nm/20nmが利用できるとする。
もう1つは、性能を重視するアプリケーションプロセッサやサーバー用プロセッサなどに向けた埋め込みメモリである。ワークメモリとして利用するので、STT-RAMには高速動作が要求される。シリコンの製造技術としては当然ながら、微細化を進めたものになる。16nm/14nm/10nm/7nmといったノードで実現することを想定する。
そしてTDKの米国子会社であるTDK-Headway Technologiesが試作した8Mbitの埋め込み用STT-MRAMダイを評価した結果を示した。150℃の高温下におけるデータ保持試験(試験時間528時間)、300万回の読み書きサイクル試験とも、不良bitは発生していない。また誤り訂正符号(ECC)の導入によって製造歩留まりを大幅に向上できることを見せていた。
次世代不揮発性メモリの研究開発では、抵抗変化メモリがNANDフラッシュメモリを超える大容量化に向けて突き進んでいるのに対し、STT-MRAMは大容量化ではなく、消費電力の低さを活かしたモバイルメモリへと目標を定めつつある。製造コストがどこまで下がるのかが、将来を大きく左右するだろう。