イベントレポート
IBM、2020年代の半導体製造は単原子層レベルの超精密制御へ
（2013/2/8 00:00）
- 会期：2013年2月5日(現地時間)
- 会場：米国カリフォルニア州シリコンバレー Santa Clara Convention Center
半導体産業では現在、3つの企業あるいは企業グループが、最先端製造技術の開発を牽引している。1つは世界最大の半導体メーカー、Intelである。もう1つが世界最大の半導体製造請負事業会社(シリコンファウンダリ)、TSMCである。最後がIBMとGLOBALFOUNDRIES、Samsung Electronicsのシリコンファウンダリ3社による半導体製造の協業グループ「Common Platform(コモンプラットフォーム)」だ。
Common Platformでは、3社の間で量産ラインが基本的には共通であることを特徴としている。IBMとGLOBALFOUNDRIES、Samsung Electronicsのどこに半導体製造を委託しても、同じ性能のシリコンダイを受け取れる。セカンドソースを確保しておきたい半導体メーカーにとっては、Common Platformの仕組みは有り難い。
Common Platformを構成する3社は年に1回ずつ、ユーザー向けの技術講演会を開催してきた。これが「Common Platform Technology Forum」である。今回で6回目を数える。開催日は一昨年(2011年)が1月18日、昨年(2012年)が3月14日、今年が2月5日でややばらつきがあるものの、おおむね第1四半期に開催されているようだ。会場はいずれも、米国カリフォルニア州シリコンバレーのSanta Clara Convention Centerである。
聴講は無料で、Webサイト経由の事前登録を推奨していた。なお当日の受け付けも可能だった。イベント当日に公表された事前登録者数は1,600名を超えており、無料イベントとはいうもののCommon Platformに対する関心が高いことが覗えた。参加費が無料のイベントの場合、来場しない事前登録者が少なくない。それでも1,000名を超える人数が実際に参加したとみられる。
本レポートではキーノート講演を中心に、「Common Platform Technology Forum」の概要をご紹介する。なお本イベントは講演スライドの写真撮影が禁止されていた。このため掲載写真は公表済みのものか、会場周辺の風景などにとどまる。あらかじめご了承されたい。
役割分担が明確なキーノート講演
キーノート講演ではCommon Platformを構成するIBM、GLOBALFOUNDRIES、Samsung Electronicsの順番に講演があった。IBMは研究開発寄りの講演で、2020年以降の製造技術を展望した。加工寸法では10nmと7nmという将来世代を見通した。GLOBALFOUNDRIESは次期製造技術に関する講演で、加工寸法では14nmを中心にパートナー企業とのソリューション事例を説明した。Samsung Electronicsは今まさに量産が拡大しつつある32nm/28nmの生産に関して講演した。
感心したのは、3社で講演テーマの役割分担が明確になされていることだ。テーマが共通のイベントでは、講演内容が重複することが珍しくない。ところが本講演ではIBMが中長期の展望、GLOBALFOUNDRIESが中期と次期の展望、Samsungが現世代の解説と次期の展望と講演内容に重複が少なく、聴講していて非常にパフォーマンスの高い内容となっていた。
2010年代は3次元トランジスタの時代
IBMの講演者は前年と同じく、半導体研究開発担当バイス・プレジデントをつとめるGary Patton氏である。「Innovation for Next Generation Scaling」と題して講演した。半導体デバイスの研究開発コミュニティでは最近、微細化(Scaling)の行き詰まりを指摘する声が大きくなっている。そんな中でIBMは、シリコンの微細化限界を極限まで追求した研究を推し進めている数少ない企業だ。
Patton氏は半導体デバイスの微細化の歴史を10年ごとに区切って1990年頃から遡り、将来を見通してみせた。1990年代はプレーナ型CMOSの時代だったが、ゲート酸化膜の薄膜化限界が2000年頃に訪れる。2000年以降はプレーナ型CMOSに高誘電率のゲート絶縁膜材料やシリコンとゲルマニウムの合金材料といった新材料を組み合わせることで微細化を継続した。
しかし2010年頃には、プレーナ型のトランジスタが微細化の限界を迎える。そこで2次元のトランジスタ構造であるプレーナ型から、3次元のトランジスタ構造であるフィンFETやトライゲートなどに切り換えることで、微細化を継続しつつある。またシリコンダイを積層する、3次元積層(3Dスタック)技術を採用する製品が増えている。
さらに微細化を進めていくと、どうなるのだろうか。やがては原子の大きさによる限界を迎える。加工寸法で10nm未満になる2020年頃には、単原子層レベルのデバイスが必要になってくるとPatton氏は予測した。デバイスの実現には、単原子層の成長技術や単原子層のエッチング技術、単原子層の平坦化技術などを開発しなければならない。シリコンのナノワイヤデバイス、カーボンナノチューブ(CNT)、光とシリコンを融合したシリコンナノフォトニクス、数多くのシリコンダイを積層したデバイスなどに期待がかかる。
基礎から量産までをカバーするIBMの研究開発パイプライン
前年のCommon Platform Technology Forum 2012でPatton氏は、IBMの研究開発には3つの段階(基礎研究、先端半導体研究開発、量産技術開発)があり、これらがパイプラインのように連携する(研究開発成果を引き継ぐ)ことで、基礎研究から量産開発までを切れ目無くカバーしていると述べていた。
本年はそこまで丁寧な説明はなかったが、基礎研究はヨークタウンハイツ(米国ニューヨーク州)とアルマーデン(米国カリフォルニア州)、チューリッヒ(スイス)の3つの研究所が担っていると解説した。そして先端半導体研究開発をカバーしているのがアルバニー(米国ニューヨーク州)、量産技術開発を担うのがイーストフィッシュキル(米国ニューヨーク州)という役割分担になっている。微細化に当てはめると、ヨークタウンハイツが7nm以下の世代、アルバニーが14nmと10nmの世代、イーストフィッシュキルが22nmと20nmの世代ということになる。
14nm/10nm世代はダブルパターニングで加工
半導体デバイスの微細化はリソグラフィ技術やトランジスタ技術、多層配線技術などの複数の要素技術によって牽引されている。中でも最も重要とされているのが、リソグラフィ技術である。リソグラフィ技術は主に、2つの工程によって構成されている。前半は露光工程である。感光性樹脂(レジスト)に特定パターンの光を照射する工程だ。後半は現像工程である。レジストを専用液で洗うことによって、電子回路のパターンに対応するレジストを残す。
ここで微細化の限界を決めるのが露光技術、具体的には光源の波長と光学系の開口数である。半導体露光技術の歴史を遡ると、かつては波長の短い光源に変更することでリソグラフィ技術の解像度を高めてきた時代があった。しかし波長が193nmと短いArFエキシマレーザーを光源とするようになってからは、光源は変えずに主に光学系の開口数を高めることで解像度を向上させている。この理由は単純で、次の適切な光源が見つからないからだ。
光学系の開口数を高めるにはレンズの開口数を上げるのが手っ取り早い。しかし45nm世代ではレンズの開発が限界に達し、レンズとシリコン基板の間に液体(純水)を挟み込むことで光学系の開口数を高める「液浸露光」が採用された。32nm世代はこのArF液浸露光技術を改良して対応し、22nm世代は露光用照明とマスクの関係を最適化する技術を開発することで解像度を高めた。また22nm世代では、露光を繰り返すことによって解像度を高めるダブルパターニング技術が一部、採用された。
そして14nm世代では、ダブルパターニング技術が必須になる。ダブルパターニングを採用した工程ではスループットがガタ落ちになるのだが、一部の特に微細な加工を必要とするパターンだけに適用することで、全体でのスループットの低下はなるべく避ける。その次の10nm世代ではダブルパターニングの適用範囲を広げるとともに、一部の工程では露光の繰り返しを増やしたトリプルパターニング技術が採用される可能性が少なくない。スループットはさらに低下し、製造コストが増大するものの、基本的には許容する方向だ。
光源とマスクの開発が進まないEUV露光
前年のCommon Platform Technology Forum 2012でPatton氏は、10nm世代のリソグラフィ技術の候補にEUV(Extreme Ultra-Violet)露光技術を挙げていた。しかし今回の講演では、7nm世代に先送りされてしまった。
EUV露光技術は波長が13.5nmときわめて短いX線を光源とする露光技術である。ArFレーザーの波長が193nmなので、光源の波長は一気に10分の1以下に短くなる。理論的な解像限界は、ArF液浸露光をはるかに超える。IBMもEUV露光の可能性には早くから注目しており、アルバニーの研究開発拠点にEUV露光装置のプロトタイプを導入して技術開発を進めてきた。
しかし現在のところ、IBMに限らず、半導体産業ではEUV露光技術の開発はあまりはかどっていない。当初は22nm世代から半導体生産にEUV露光を導入すると期待されていたが、実際には先送りが繰り返されてきた。最大の理由は、光源の出力が上がらないことだ。開発レベルでは出力125W、量産レベルでは出力250Wが必要とされているのに対し、EUV光源の出力はわずか30Wにとどまっている。これでは露光に時間がかかりすぎて、研究開発すらままならない。出力の向上に関しては未だに決め手が見つからず、かなり苦しい状況だ。
7nm世代以降を狙う要素技術
一方で7nm世代以降を狙う要素技術の研究を、IBMは着実に進めている。Patton氏は、カーボンナノチューブ(CNT)のトランジスタ1万個を作製した研究成果や、90nmのCMOS技術でゲルマニウム受光素子とシリコン光変調器をシリコンダイに集積した研究成果などを披露していた。
IBMが手がけている基礎研究のカバー範囲は非常に広い。将来の電子デバイスに関連するテーマだけでも上記以外には、シリコンナノワイヤ、グラフェンデバイス、スピントロニクス、磁気メモリ、分子エレクトロニクス、パッケージング、セルフアセンブリなどがある。2012年にIBMが取得した米国特許の数は6,478件に上る。
IBMの半導体事業の規模から考えると、IBMが研究開発につぎ込んでいるリソースは信じ難いくらいに膨大だ。その理由は残念ながら良くわからない。時間と予算があったら調査してみたいテーマだ。