福田昭のセミコン業界最前線

ついに限界に達するNANDフラッシュの微細化と大容量化



 NANDフラッシュメモリの微細化と大容量化が、限界にはっきりと近付いている。NANDフラッシュメモリの限界論は過去に何度も説かれ、その都度、限界が突破されてきた。しかし今度こそは、本当の限界になりそうだ。

 NANDフラッシュメモリは当初、30nm世代が限界とされた。NANDフラッシュメモリの延命策としてデータの記憶方式を「電荷捕獲(チャージトラップ)方式」に変更することが候補に挙がっていた。ちなみに現行の記憶方式は「浮遊ゲート(フローティングゲート)方式」と呼ばれており、電気的に絶縁された状態(フローティングな状態)の電極に電荷を貯めることでデータを記憶する。

 その後の技術開発により、30nm世代(32nm技術や34nm技術など)のフローティングゲート方式NANDフラッシュメモリは商用化された。次に、限界論は20nm世代となったものの、24nm技術や25nm技術のフローティングゲート方式NANDフラッシュメモリが実用化されたことで、限界説は10nm世代へとずれこんだ。しかし最新の研究開発状況によると、10nm世代も限界とはならないようだ。

 すでに19nm技術の大容量NANDフラッシュメモリを東芝とSanDiskの共同製造グループが量産中である。この世代は「1X(エックス)nm世代」とも呼ばれる。2012年初めに量産が始まった世代だ。1X世代の次は、アルファベット順に「1Y(ワイ)nm世代」、そして「1Z(ゼット)世代」の順番で微細化が進められる。東芝によると、1Ynm世代の量産化は、ほぼ確実である。1Yの値は明確になっていないものの、18〜15とみられる。つまり、18nm〜15nmに微細化される。量産開始は2013年。早ければ、2013年第1四半期にも量産が始まる。

●14nm〜10nmが現行方式の明確な微細化限界
フローティングゲート方式NANDフラッシュメモリの開発ロードマップ。SanDiskが2012年2月に開催したアナリストミーティングでの講演スライドから

 1Znm世代は、今のところは量産が確実視される段階にはきていない。ただし開発は進められている。順調に開発が進めば、2014年には量産が始まる。1Znm世代では14nm〜10nmに微細化が進む。ここまでは開発ロードマップが見えている。そしてその先は見えていない。微細化を進めるにはリソグラフィ技術の開発が不可欠だが、10nm以下の微細化は現行のリソグラフィ技術の改良では達成が難しい。具体的にはArF液浸露光技術と多重露光技術を組み合わせたリソグラフィ技術となるのだが、この手法では非現実的な水準にまで製造コストが跳ね上がってしまう。

 従って、1Znm世代がNANDフラッシュメモリにとって本当の限界となりそうだ。リソグラフィ技術の限界が主要因なので、チャージトラップ方式は解決手段にならない。このため次世代のメモリ技術、「ポストNAND」技術がクローズアップされる。

●すでに始まっている「ポストNAND」時代

 ここで注意しなければならないのは、20nm世代までの微細化はシリコンダイの大容量化を意味していたのに対し、1X世代以降はシリコンダイが大容量化せず、シリコンダイ面積の縮小、言い換えると製造コストの削減に利用されることだ。過去には43nm世代が16Gbit(MLC方式つまり2bit/セル方式)のシリコンダイ量産技術に、34nm世代が32Gbit(MLC方式)のシリコンダイ量産技術に利用されてきた。そして24nm世代は64Gbit(MLC方式)へと大容量化が進んだ。

 ところが19nm技術で量産するのは、24nm世代と同じ容量の64Gbit(MLC方式)シリコンダイである。微細化は容量の拡大に使われず、シリコン面積の削減に専ら利用される。そして東芝とSanDiskが示した開発ロードマップでは、1Ynm世代と1Znm世代の両方とも、シリコンダイの記憶容量は64Gbit(MLC方式)のままである。大容量化を担うのは3bit/セル方式(TLC方式)のNANDフラッシュメモリだ。1Xnm〜1Znmまで一貫して、TLC方式の128Gbitシリコンダイを量産する計画となっている。

 微細化が製造コストの削減に使われ、大容量化には使われない。このことは、NANDフラッシュメモリに対するビットコスト削減の圧力が容易ならざる水準にまで高まっていることを示唆している。大容量化することによってシリコンダイの面積が拡大し、製造コストが増加しても、コスト上昇に見合った割合で価格を上げられない。過去には微細化が比較的順調に進められたので、容量当たりの製造コストを急速に下げることができた。同じペースでのコスト削減はもはや難しい。

 もう1つの問題は、1Xnm世代以降は単純なシリコンダイの縮小によるコスト削減の恩恵を受けにくくなっていることだ。NANDフラッシュメモリの高密度化を阻む最も大きな問題は隣接するメモリセル間の電気的干渉である。電気的干渉を防ぐための工夫が製造プロセスを複雑化させ、コスト削減を阻害する。

 このように見ていくと、1Xnm以降のNANDフラッシュメモリはすでに限界領域に入り込んでいるとも言える。限界は突然に現れるのではなく、じわじわと角度を増していく坂道を登るように、徐々に姿形をあらわにしていく。どこで登るのを諦めるのか。諦めたところが限界になる。その意味では「ポストNAND」はすでに始まっているとも言える。

●3次元のNANDフラッシュを東芝とSanDiskが共同開発中

 話題をポストNAND技術に戻そう。ポストNANDフラッシュ技術の有力候補は、3次元立体構造の不揮発性メモリである。メモリセルアレイを従来の横方向ではなく、シリコンウェハ表面に垂直な方向、すなわち縦方向に積み上げることで、シリコン面積当たりの密度を高める。NANDフラッシュメモリの大手メーカーはいずれも、3次元立体構造のフラッシュメモリを開発中だ。

 東芝は2009年6月に「BiCS(Bit Cost Scalable)」と命名した3次元立体構造のフラッシュメモリを試作し、その結果を国際学会で発表した。2011年からは、東芝とSanDiskが正式にBiCS技術の共同開発を手掛けている。その最初の製品は、記憶容量が256Gbitと過去最大の容量を備えたシリコンダイとなる。縦方向に積み上げるトランジスタの数は24個。2本の縦積み構造を1組のセルストリングスとするので、1本のストリングに48個のメモリセルが連なる。いわば縦積みのNANDフラッシュである。これにMLC方式を組み合わせる。

 量産の開始時期は2015年以降。サンプルは2014年に出荷したいとする。256Gbit品のほか、カットダウン版である128Gbit品も製造する。すでに2012年2月の段階で、24個のセルトランジスタを縦積みにしたMLC方式のシリコンをSanDiskが公表済みである。

「BiCS(Bit Cost Scalable)」方式の3次元フラッシュメモリ。東芝が2009年6月に国際学会で発表した模式図 BiCS方式の3次元フラッシュメモリの開発状況。24個のセルトランジスタを縦積みした構造で2bit/セル(MLC)の読み書きを実現している。SanDiskが2012年2月に開催したアナリストミーティングでの講演スライドから

●3次元の大容量ReRAMを東芝とSanDiskが共同開発へ

 BiCS方式の3次元フラッシュメモリと同じく東芝が「ポストNAND」と位置付け始めたのが、抵抗変化メモリ(ReRAM)である。抵抗変化メモリは次世代不揮発性メモリの候補の1つであり、最近になって急速に脚光を浴びるようになってきた。比較的高速な読み書き性能と不揮発性を兼ね備えたメモリとして、国内外の企業で研究開発が進められている。

 東芝が「ポストNAND」の候補にReRAMを当てはめるようになったのは、最近のことだ。2011年の段階では、東芝が抵抗変化メモリに関して何らかの研究開発を進めていたとの公表資料は見つからなかった。東芝が公式にReRAMをポストNANDの候補として表明したのは、2012年7月10日に公表した「東芝グループの研究開発戦略」が初めてのようだ。

 東芝がポストNANDと位置付けるReRAMは、クロスポイント型のメモリセルアレイを積み重ねた3次元積層構造のメモリである。この大容量メモリは、SanDiskが2011年8月に米国の講演会「Flash Memory Summit」で公表した次世代メモリ「3D RRAM」と非常に良く似ている。SanDiskは東芝よりも早い時期に3次元積層構造のReRAM技術「3D RRAM」をポストNAND技術として提唱し、独自に技術者を採用して研究開発活動を進めてきた。2012年2月には24nm技術で試作したシリコンの書き換えサイクル結果などを公表している。

大容量NANDフラッシュメモリおよびポストNANDの開発状況。2012年7月10日に東芝が公表した「東芝グループの研究開発戦略」のスライドから SanDiskが提案したポストNAND技術。左がBiCS方式のフラッシュメモリ、右が3次元積層構造の抵抗変化メモリ。2011年8月に開催された「Flash Memory Summit」の講演スライドから
3次元積層構造のReRAMの開発状況。右は24nm技術で試作したテストチップで書き換えサイクルを実施した結果。SanDiskが2012年2月に開催したアナリストミーティングでの講演スライドから SanDiskが示した大容量NANDフラッシュメモリおよびポストNANDの開発状況。2012年2月に開催したアナリストミーティングでの講演スライドから

 こうやって見ていくと、SanDiskのポストNAND開発ロードマップに、東芝が寄り添っていったように窺える。近い将来に3次元構造の大容量ReRAMが、東芝とSanDiskの共同開発プロジェクトとなる可能性は少なくない。

●次世代MRAMは2013年末のサンプル出荷を目指す

 東芝の次世代メモリ開発としてこれまで半導体コミュニティで知られてきたのは、次世代磁気メモリ(MRAM)こと「STT(Spin Transfer Torque)-RAM」である。DRAMに近い読み書き性能と記憶容量を実現できる不揮発性メモリとして、期待されているメモリだ。東芝は技術的には最も難しく、原理的には最も高い密度を狙える垂直磁気記録方式のSTT-RAMを最も早くから開発していた企業として知られている。

 東芝は2011年7月に韓国のNANDフラッシュメモリ大手SK HynixとSTT-RAMの共同開発で合意した。現在はSK Hynixの研究開発拠点である韓国の利川(Icheon)に東芝の技術者が出張して共同開発を進めている。

 東芝によると、STT-RAMの応用分野として想定しているのはワークメモリであり、NANDフラッシュメモリのようなストレージ応用は考えていない。最初の製品はDRAMと同様の記憶容量を備える。具体的には4Gbit品となる。2013年末にはサンプルを出したいとする。4Gbitシリコンダイの次は、8Gbitのシリコンダイを製品化する。

東芝が2010年2月に試作を発表した64Mbit STT-RAMのシリコンダイ写真 SK Hynixと米国Grandis(2011年8月にSamsung Electronicsに買収された)が2010年12月に共同試作を発表した64Mbit STT-RAMのシリコンダイ写真
64Mbit STT-RAMの試作チップの概要

●NANDフラッシュメモリ事業の将来性

 気になるのは、東芝のNANDフラッシュメモリ事業に陰りが見られることだ。2012会計年度(2012年4月〜2013年3月)に入り、東芝のNANDフラッシュメモリ販売額は急激に落ち込んだ。2012会計年度第1四半期(2012年4月〜6月期)は、東日本大震災の影響で販売が落ち込んだ2011年度第1四半期にすら届かないという惨憺たる結果となった。パートナーであるSanDiskの売上高もふるわない。2011年末までは2009年から順調に売り上げを拡大してきたのだが、2012年に入ってからは2四半期連続で売上高が対前期比で減少した。

 東芝は2010年度と2011年度の経営方針説明会では、NANDフラッシュメモリだけで2015年度には1兆円を超える売上高を達成するとの目標を掲げていた。ところが2012年5月の経営方針説明会では、2015年度の目標売上高を7,000億円と大幅に下方修正してしまった。目標額は2011年度時点の3分の2以下に過ぎない。

 東芝は、NANDフラッシュメモリ市場の成長性を見限った可能性がある。注意して見守るべきだろう。

SanDiskの売上高と東芝のNANDフラッシュメモリ売上高。SanDiskのデータは同社の決算資料から。東芝のデータは市場調査会社DRAMeXchangeの公表資料から。なお四半期は4月〜3月期(例えば第1四半期は4月〜6月)に換算してあるので注意されたい
東芝が2011年5月に公表したNANDフラッシュメモリの事業戦略。同社の経営方針説明会のスライドから 東芝が2012年5月に公表したNANDフラッシュメモリの事業戦略。2015年の売り上げ目標(右上の数値)が前年の1兆1,000億円から、7,000億円と一気に4,000億円も下方修正されている。同社の経営方針説明会のスライドから

バックナンバー

(2012年 10月 23日)

[Text by 福田 昭]