福田昭のセミコン業界最前線
記憶容量拡大の階段を急速に駆け上がる3D NANDフラッシュ
2016年8月19日 12:16
メモリセルアレイを立体化することで記憶密度を高める3D NANDフラッシュ技術が、記憶容量拡大の階段を急速に駆け上がり始めた。NANDフラッシュメモリとSSD(Solid State Drive)に関する世界最大のイベント(講演会兼展示会)「Flash Memory Summit(フラッシュメモリサミット: FMS)」(2016年8月9日～11日、米国カリフォルニア州サンタクララ)では、3D NANDフラッシュメモリの商業生産に入った大手フラッシュメモリメーカー各社(Samsung Electronics、東芝-Western Digital連合、SK Hynix)が、基調講演と展示会で最新の大容量3D NANDフラッシュ技術と今後の開発ロードマップをアピールした。
プレーナNANDと同じ128Gbitから始まった3D NAND
3D NANDフラッシュメモリの商業生産が始まったのは、3年ほど前である。2013年8月のFMSでNANDフラッシュ最大手のSamsung Electronicsが、3D NANDフラッシュメモリを世界で初めて商品化したことを華々しく発表した。
Samsungは自社の3D NAND技術を「V-NAND」と呼称している。その第1世代に相当することから、開発した技術を「V1」と呼んでいた。V1技術によるシリコンダイの記憶容量は128Gbitである。既存のNANDフラッシュ技術(「プレーナNANDフラッシュ」技術、あるいは「2D NANDフラッシュ」技術)による製品の最大容量は128Gbitなので、記憶容量は変わらない。言い換えると、要素技術の転換によって記憶密度は高まったものの、記憶容量は同じまま。NANDフラッシュメモリのユーザーからみると、3D NAND技術による記憶容量拡大の恩恵は、最初の段階ではなかったと言える。
ただし、新しい技術による製品の仕様が既存技術による製品の仕様とほぼ同じなのは、工業的に見ると適切な手法だ。新しい技術による製品の生産が何らかの原因で滞った時は、既存技術による製品で置き換えられるからだ。供給責任を第一義に考える半導体業界(供給責任を重視するのは製造業では一般的なことだ)では、当然のこととも言える。
昨年(2015年)に3D NANDはプレーナNANDを超えた
Samsungの3D NANDフラッシュ技術がプレーナNANDフラッシュ技術をシリコンダイ当たりの記憶容量で超えたのは、昨年(2015年)のことだ。昨年8月のFMSでSamsungは、3D NANDフラッシュ技術による256Gbit品の商業生産を発表した。記憶容量を既存技術(プレーナNANDフラッシュ技術)の2倍に増やしたことになる。
そして今年(2016年)のFMSでは、記憶容量をさらに2倍に拡大した512Gbit品の商業生産を発表した。一昨年(2014年)と比べると、2年で記憶容量を4倍に急拡大させてきた。
メモリセルの積層数を増やす「高層化」が急速に進む
3D NANDフラッシュ技術で記憶密度を高める手法は基本的に2つある。1つは、メモリセル(およびワード線)の積層数を増やす「高層化」、もう1つは、セルアレイを貫くチャンネル(細長い縦の柱)の間隔を詰める「狭ピッチ化」である。
今年のFMSでは、「高層化」によって記憶密度を高めることが基本的な考え方であることが、明確になってきた。元々、NANDフラッシュメモリの大手各社は「高層化」による記憶密度の向上を過去にFMSの講演スライドなどで展望してきた。今年のFMSでは、それが実際の形(開発チップ)となって現れてきた。
例えばSamsungの3D NAND技術(V-NAND技術)は、第1世代のV1技術が24層、第2世代のV2技術が32層、第3世代のV3技術が48層と、世代交代ごとに積層数を急速に増やしてきた。今年のFMSで発表した512Gbitのシリコンダイに使われた技術は第4世代のV4技術で、積層数は64層に達した。
東芝-Western Digital(WD)連合の3D NAND技術(BiCS技術)は、第1世代のBiCS1技術が24層、第2世代のBiCS2技術が48層と、積層数を2倍に増やしている。記憶容量は48層のBiCS2技術で256Gbitになり、プレーナNANDを超えた。そして今年のFMSでは、積層数を64層とさらに増やしたBiCS3技術を発表した。記憶容量はBiCS2技術と同じ256Gbitなので、記憶密度の向上、すなわちシリコンダイ面積の縮小を優先した。
東芝は64層のままで、将来は512Gbitへと記憶容量を拡大することを公表している。ただし、多値化方式が明らかになっていない。256Gbit品はTLC方式である。512Gbit品がTLC方式なのか、あるいは、多値化をさらに進めたQLC(4bit/セル)方式を採用してくるのかは、気になるところだ。
70階を超える「高層ビルディング」が登場
そしてSK Hynixは基調講演で、メモリセルの積層数が70層を超える3D NANDフラッシュ技術を披露した。積層数は7x層(xは数字)、記憶容量は256Gbit、多値化方式はTLC方式である。2016年第4四半期にサンプル出荷を始めるとする。
SK Hynixは昨年のFMSで、積層数が48層、記憶容量が256Gbitの3D NANDフラッシュ技術を発表している。今年のFMSでは東芝-WD連合と同様に、記憶容量を変えずに積層数を増やしてシリコンダイ面積を縮小してきた。
3D NANDフラッシュ技術の高層化はどこまで進むのだろうか。製造技術からは、垂直で細い孔をどこまで深く開けられ、どこまで深く埋められるかにかかっている。ただし既に、その先のアイデアも出ている。例えば1回のエッチングとデポジションで製造できる層数を64層としよう。この工程を2回繰り返すことによって128層を実現する。3回繰り返すと、原理的には192層になる。
もちろん、位置合わせやエッチングの制御、デポジションの制御など、課題は山積している。ただし「やるべきこと」は見えているので、NANDフラッシュメモリの開発企業にとっては「やる」しかない。後は、課題を乗り越えられるかどうかだ。