城浩二 インテル株式会社取締役 開発・製造技術本部長

　米Intelは26日(現地時間)、消費電力と発熱の問題を解決し、テラヘルツ(1テラヘルツ＝1,000GHz)の動作速度を実現する新構造のトランジスタ「インテル テラヘルツ・トランジスタ」の開発に成功したことを発表した。

　これに伴い、同社日本法人のインテル株式会社は27日、都内で報道関係者向けにテラヘルツ・トランジスタと同社のプロセッサ製造戦略、およびパッケージング技術についての説明会を開催した。

　なお、これらの技術については、12月3日に米国で開催される電子素子についての国際会議「2001 IEEE International Electron Devices Meeting (IEDM)」において詳細が発表される予定。

●ムーアの法則は今後も有効

ゲート長15nmのトランジスタ

　説明に立ったのは城浩二 インテル株式会社取締役 開発・製造技術本部長。まず、「ムーアの法則」に従えば2007年にはCPUに集積されるトランジスタが10億個になるが、米Intelが今回発表したゲート長15nmのトランジスタがその基礎となることを述べた。

　さらに、トランジスタの集積化を進める際、指数関数的に増大する消費電力の解決が不可欠であることを述べた。その際、2001 ISSCCで同社のパトリック・ゲルシンガー副社長兼CTOが行なった講演の、「電力密度」についてのプレゼンテーションから、プロセッサの単位面積あたりの電力(熱)が2010年以前に核反応炉と同じになってしまうことをを引用し、問題の深刻さを示した。

　これを解決する技術が「テラヘルツ・トランジスタ」であり、ムーアの法則が今後10年は有効であることを実証できたとした。

□関連記事
【Keyword】ムーアの法則(Moore's law)
http://pc.watch.impress.co.jp/docs/article/20010125/key150.htm#Moore
【海外】2010年のCPUの消費電力は600W?
～IntelがCPUの消費電力を下げる方向性を明確に～
http://pc.watch.impress.co.jp/docs/article/20010206/kaigai01.htm
【6月12日】Intel、ゲート長20nmトランジスタの開発を発表
--2007年には20GHzプロセッサを実現
http://pc.watch.impress.co.jp/docs/article/20010612/intel.htm

●「リーク電流低減」と「低電圧」がテラヘルツの鍵

　集積化に伴う消費電力の増大の要因として「リーク電流」と「動作電圧の高さ」が挙げられた。リーク電流には2種類あり、その1つがトランジスタの情報の流れをON/OFFする「ゲート」の絶縁膜におけるリーク電流。これは絶縁膜を現在使われている「二酸化シリコン」から、新素材の「高誘電率ゲート絶縁膜(High-k)」に換えることで、1/10,000以下にリーク電流が削減されたとした。

　もう1つは、トランジスタが情報の流れをOFFにしている時のリーク電流で、具体的な悪影響として「ノートPCなどがスタンバイ状態でも電力を消費してしまう」、「動作電圧が高くなる」といったことがあげられた。こちらはシリコンの上に絶縁層を設けることで、リーク電流を1/100に削減、動作電圧も下げたとした。

トランジスタではゲート(Gate)が開閉(ON/OFF)することでソース(Source)からドレイン(Drain)への電流をコントロールしており、ゲートの絶縁膜を薄くするほどON/OFFのスピードが上がる。だが、薄くするとリーク電流も増えてしまう。この絶縁体を新素材に変更することで、リーク電流を削減する	トランジスタがOFFの時は電流が流れないはずだが、実際にはリークする	シリコンの上に新たな絶縁層として酸化膜(Oxide)を増やし、リーク電流を削減する

　さらに、抵抗値の高さも消費電力増大の要因になるうえ、発熱量も増やすことを挙げた。ソースとドレインが薄いと抵抗値が高くなるため、これを厚くして抵抗値を30%下げたとした。

　その他、ソースやドレイン、チャネル(ゲートで開閉される、ソースとドレインを結ぶところ)の下に発生するチャージの抑制、自然界にあるα線の影響低減などのメリットもあるという。

ソースとドレインが薄いと抵抗値が増え、消費電力と発熱も増える	ソースとドレインをゲートの脇に盛り上げ、厚みをつけて抵抗値を減らす	テラヘルツ・トランジスタのアーキテクチャのまとめ

●0.13μmプロセスと300mmウェハによる製造が拡大

　テラヘルツ・トランジスタの技術説明と併せて、同社の半導体製造戦略についても説明された。

　これによると、0.13μmプロセスと300mmウェハ上での量産施設の拡大、開発から量産への過程の短縮、「コピー・イグザクトリ!」による量産施設拡大のスピードアップにより、「世界最大、最先端の半導体メーカ」(プレゼンテーションより)としての地位を維持するとした。「コピー・イグザクトリ!」は、設備から従業員教育まで、量産に関わるすべての用件を新しい量産施設に複製することで、短期間に施設を立ち上げたり、施設間で工程を分担できるようにする戦略。

Intelの量産施設。赤い文字になっているFab22が最新の0.13μmプロセス量産施設	2002年には6つの施設で0.13μmプロセスの量産を実現。2002年に立ち上がる施設は、同時に300mmウェハでの量産施設でもある	300mmウェハのメリット。コスト削減に効果がある
開発から量産に移行する際、テスト用の製造ラインを作らず、少量製造ラインをいきなり作ることで、移行期間を短縮する	コピー・イグザクトリ!を導入した「CE! Fab」(黄色の線)は、歩留まりがすぐ向上したが、それ以外のFab(茶色と赤の線)は向上に時間がかかる

□関連記事
【4月3日】Intel、300mmウェハ上で0.13μmプロセスでの半導体製造を発表
http://pc.watch.impress.co.jp/docs/article/20010403/intel.htm
【2000年11月13日】インテル、0.13μmプロセスの技術説明会を開催
http://pc.watch.impress.co.jp/docs/article/20001113/intel.htm
後藤弘茂のIntelプロセッサロードマップ
http://pc.watch.impress.co.jp/docs/article/intel/roadmap.htm

●BBULパッケージについても説明

　最後に、すでに発表済みのBBULパッケージング技術についても説明があった。BBUL(Bumpless Build-Up Layer)はダイをパッケージに載せるのでなく、パッケージでダイを包み込むことで、薄く軽量で高性能なプロセッサを作るための技術。キャパシタをよりダイの近くに配置でき、低消費電力化にも一役買う。

BBULの概要	右下がBBUL。左上の現在のパッケージングに比べ、薄くなる	キャパシタがダイに近くなる

□関連記事
【10月9日】Intel、パッケージをシリコン化するBBULパッケージを公開
～マルチチッププロセッサやsystem-on-a-packageも実現可能に
http://pc.watch.impress.co.jp/docs/article/20011009/intel.htm

□Intelのホームページ
http://www.intel.com/
□インテルのホームページ
http://www.intel.co.jp
□ニュースリリース(英文)
http://www.intel.com/pressroom/archive/releases/20011126tech.htm
□ニュースリリース(和文)
http://www.intel.co.jp/jp/intel/pr/press2001/011127a.htm

(2001年11月27日)

[Reported by tanak-sh@impress.co.jp]